完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>
標簽 > 鎖存器
鎖存器（Latch）是一種對脈沖電平敏感的存儲單元電路，它們可以在特定輸入脈沖電平作用下改變狀態。鎖存，就是把信號暫存以維持某種電平狀態。
鎖存器（Latch）是一種對脈沖電平敏感的存儲單元電路，它們可以在特定輸入脈沖電平作用下改變狀態。鎖存，就是把信號暫存以維持某種電平狀態。鎖存器的最主要作用是緩存，其次完成高速的控制器與慢速的外設的不同步問題，再其次是解決驅動的問題，最后是解決一個 I/O 口既能輸出也能輸入的問題。鎖存器是利用電平控制數據的輸入，它包括不帶使能控制的鎖存器和帶使能控制的鎖存器。
鎖存器（Latch）是一種對脈沖電平敏感的存儲單元電路，它們可以在特定輸入脈沖電平作用下改變狀態。鎖存，就是把信號暫存以維持某種電平狀態。鎖存器的最主要作用是緩存，其次完成高速的控制器與慢速的外設的不同步問題，再其次是解決驅動的問題，最后是解決一個 I/O 口既能輸出也能輸入的問題。鎖存器是利用電平控制數據的輸入，它包括不帶使能控制的鎖存器和帶使能控制的鎖存器。
原理
CMOS反相器的功能是可以使輸出獲得跟輸入相反的邏輯值，那如果把兩個反相器的輸入跟輸出連接在一起會出現什么情況呢？我們來看下圖，假設某個時刻反相器A的輸入是1，那么其輸出會是0；因為A的輸出連接到B的輸入端，即反相器B的輸入為0，那么其輸出會變為1；又因為B的輸出連接到A的輸入端，即B輸出的1反饋回A的輸入，對剛才假設的“A的輸入為1”進行了確認和加強。此時A的輸入確實為1，按A和B的輸入輸出連接關系，又走了一遍剛才的路程，如此循環，結果是反相器A的輸出穩定為0，反相器B的輸出穩定為1。這個結構的電路有兩個穩定的狀態，一般稱之為雙穩態電路?？梢婎愃频碾p穩態電路可以穩定地保持其節點中的值（數據），具有記憶功能，這就是鎖存器工作的原理。
從上面介紹可看出，首尾相接的兩個反相器構成了互相反饋耦合的形態，這就是鎖存器的基本電路結構。但是這里是基于一個假設，假設反相器A的輸入為1，那么它的輸出為0，兩個反相器連在一起通過互相反饋加強，則能保持0和1兩個值。如果沒有這個假設，它能保存的值將是不確定的。這類似于“雞生蛋還是蛋生雞”的謎局，要將此電路當鎖存器使用，就必須打破這個“是輸入先有0，還是輸出先反饋回1”的僵局。于是給它加了兩個輸入端，由于反相器只有1個輸入，因此改用或非門來代替。電路結構如下圖，根據或非門“只要有一個輸入為1，其輸出就為0”的特性，當R為1時，雖然有反饋存在，也可以強制輸出Q=0；當S為1時，則強制輸出Q=1。這就是R-S鎖存器，R意為Reset，清零的意思；S意為Set，置1的意思。
R-S鎖存器的結構是最基本的鎖存結構，實際應用中一般會進行各種改造和擴展，至少會加一個輸入端作為控制信號，該信號有效時，鎖存器能持續地輸入、輸出數據。其控制信號一般為高電平，因此鎖存器是一種對脈沖電平敏感的存儲單元電路，可以在特定輸入脈沖電平作用下改變狀態。鎖存器的最主要作用是緩存，除了特殊用途如異步電路或很簡單的邏輯，其他場合已經很少直接應用鎖存器，因為其結構簡單而且對電平敏感，不適合在主流的對時鐘敏感的集成電路中應用。一般都是使用以鎖存器為基礎的觸發器或寄存器。
鎖存器的最主要作用
1：緩存、
2：完成高速的控制其與慢速的外設的不同步問題、
3：是解決驅動的問題（提供的電流比51IO口輸出電流大）
4：拓展I/O口（可以很猥瑣的用鎖存器冪疊加方法，即鎖存器的Q再接鎖存器~ 實現IO口的無限拓展···）
鎖存器應用實例
I/O口復用：當單片機連接片外存儲器時，要接上鎖存器，這是為了實現地址的復用。假設，MCU 端口其中的 8 路的 I/O 管腳既要用于地址信號又要用于數據信號，這時就可以用鎖存器先將地址鎖存起來。（具體操作：先送地址信息，由ＡＬＥ使能鎖存器將地址信息鎖存在外設的地址端，然后送數據信息和讀寫使能信號，在指定的地址進行讀寫操作）
如果單片機的總線接口只作一種用途，不需要接鎖存器；如果單片機的總線接口要作兩種用途，就要用到鎖存器。例如：一個I/O口要控制兩個 LED，對第一個 LED 送數據時，“打開”第一個鎖存器而“鎖住”第二個鎖存器，使第二個 LED 上的數據不變。對第二個 LED 送數據時，“打開”第二個鎖存器而“鎖住”第一個鎖存器，使第一個 LED 上的數據不變。如果單片機的一個口要做三種用途，則可用三個鎖存器，操作過程相似。就這一種用法而言，可以把鎖存器視為單片機的 I/O 口的擴展器。
74HC573引腳分布圖
由上邊這個真值表可以看出：OE為高時，輸出始終為高阻態，此時芯片處于不可控制狀態，所以在一般應用中，我們必須將OE接低電平。
LE則是輸出端狀態改變使能端，當LE為低電平，輸出端Q始終保持上一次存儲的信號（從D端輸入），當LE為高電平時，Q緊隨D的狀態變化，并將D的狀態鎖存。
也就是說當鎖存使能端LE為高時，這些器件的鎖存對于數據是透明的（也就是說輸出同步）。當鎖存使能變低時，符合建立時間和保持時間的數據會被鎖存。
另外：對鎖存器的輸入是和標準 CMOS 輸出兼容的；若再加上上拉電阻，他們能和 LS/ALSTTL 輸出兼容。
鎖存器的電路連接及使用詳解：
?。ńY合上面的鎖存器引腳說明）
0：vcc gnd 供電不用多說吧？
1：OE接地
2：D0-D7接我們的信號發射端 （一般為單片機用來傳輸數據的I/O口）
3：Q0-Q7接我們要接受信息的終端（數碼管，液晶，or anyother device）
4：LE接一個I/O口（此I/O腳可視為鎖存器 鎖存功能 的開關，高電平為更新Q端信號（要更新的信號從D輸入）低電平則不更新）
鎖存器，觸發器，寄存器和緩沖器的區別
一、鎖存器
鎖存器（latch）---對脈沖電平敏感，在時鐘脈沖的電平作用下改變狀態鎖存器是電平觸發的存儲單元，數據存儲的動作取決于輸入時鐘（或者使能）信號的電平值，僅當鎖存器處于使能狀態時，輸出才會隨著數據輸入發生變化。
鎖存器不同于觸發器，它不在鎖存數據時，輸出端的信號隨輸入信號變化，就像信號通過一個緩沖器一樣；一旦鎖存信號起鎖存作用，則數據被鎖住，輸入信號不起作用。鎖存器也稱為透明鎖存器，指的是不鎖存時輸出對于輸入是透明的。
鎖存器（latch）：我聽過的最多的就是它是電平觸發的，呵呵。鎖存器是電平觸發的存儲單元，數據存儲的動作取決于輸入時鐘（或者使能）信號的電平值，當鎖存器處于使能狀態時，輸出才會隨著數據輸入發生變化。（簡單地說，它有兩個輸入，分別是一個有效信號EN，一個輸入數據信號DATA_IN，它有一個輸出Q，它的功能就是在EN有效的時候把DATA_IN的值傳給Q，也就是鎖存的過程）。
應用場合：數據有效遲后于時鐘信號有效。這意味著時鐘信號先到，數據信號后到。在某些運算器電路中有時采用鎖存器作為數據暫存器。
缺點：時序分析較困難。
不要鎖存器的原因有二：1、鎖存器容易產生毛刺，2、鎖存器在ASIC設計中應該說比ff要簡單，但是在FPGA的資源中，大部分器件沒有鎖存器這個東西，所以需要用一個邏輯門和ff來組成鎖存器，這樣就浪費了資源。
優點：面積小。鎖存器比FF快，所以用在地址鎖存是很合適的，不過一定要保證所有的latch信號源的質量，鎖存器在CPU設計中很常見，正是由于它的應用使得CPU的速度比外部IO部件邏輯快許多。latch完成同一個功能所需要的門較觸發器要少，所以在asic中用的較多。 二、觸發器
觸發器（Flip-Flop，簡寫為 FF），也叫雙穩態門，又稱雙穩態觸發器。是一種可以在兩種狀態下運行的數字邏輯電路。觸發器一直保持它們的狀態，直到它們收到輸入脈沖，又稱為觸發。當收到輸入脈沖時，觸發器輸出就會根據規則改變狀態，然后保持這種狀態直到收到另一個觸發。
觸發器（flip-flops）電路相互關聯，從而為使用內存芯片和微處理器的數字集成電路（IC）形成邏輯門。它們可用來存儲一比特的數據。該數據可表示音序器的狀態、計數器的價值、在計算機內存的ASCII字符或任何其他的信息。
有幾種不同類型的觸發器（flip-flops）電路具有指示器，如T（切換）、S-R（設置/重置）J-K（也可能稱為Jack Kilby）和D（延遲）。典型的觸發器包括零個、一個或兩個輸入信號，以及時鐘信號和輸出信號。一些觸發器還包括一個重置當前輸出的明確輸入信號。第一個電子觸發器是在1919年由W.H.Eccles和F.W.Jordan發明的。
觸發器（flip-flop）---對脈沖邊沿敏感，其狀態只在時鐘脈沖的上升沿或下降沿的瞬間改變。
T觸發器（Toggle Flip-Flop，or Trigger Flip-Flop）設有一個輸入和輸出，當時鐘頻率由0轉為1時，如果T和Q不相同時，其輸出值會是1。輸入端T為1的時候，輸出端的狀態Q發生反轉；輸入端T為0的時候，輸出端的狀態Q保持不變。把JK觸發器的J和K輸入點連接在一起，即構成一個T觸發器。
應用場合：時鐘有效遲后于數據有效。這意味著數據信號先建立，時鐘信號后建立。在CP上升沿時刻打入到寄存器。
三、寄存器
寄存器（register）：用來存放數據的一些小型存儲區域，用來暫時存放參與運算的數據和運算結果，它被廣泛的用于各類數字系統和計算機中。其實寄存器就是一種常用的時序邏輯電路，但這種時序邏輯電路只包含存儲電路。寄存器的存儲電路是由鎖存器或觸發器構成的，因為一個鎖存器或觸發器能存儲1位二進制數，所以由N個鎖存器或觸發器可以構成N位寄存器。 工程中的寄存器一般按計算機中字節的位數設計，所以一般有8位寄存器、16位寄存器等。
對寄存器中的觸發器只要求它們具有置1、置0的功能即可，因而無論是用同步RS結構觸發器，還是用主從結構或邊沿觸發結構的觸發器，都可以組成寄存器。一般由D觸發器組成，有公共輸入/輸出使能控制端和時鐘，一般把使能控制端作為寄存器電路的選擇信號，把時鐘控制端作為數據輸入控制信號。
寄存器的應用
1. 可以完成數據的并串、串并轉換；
2.可以用做顯示數據鎖存器：許多設備需要顯示計數器的記數值，以8421BCD碼記數，以七段顯示器顯示，如果記數速度較高，人眼則無法辨認迅速變化的顯示字符。在計數器和譯碼器之間加入一個鎖存器，控制數據的顯示時間是常用的方法。
3.用作緩沖器；
4. 組成計數器：移位寄存器可以組成移位型計數器，如環形或扭環形計數器。
四、移位寄存器
移位寄存器：具有移位功能的寄存器稱為移位寄存器。
寄存器只有寄存數據或代碼的功能。有時為了處理數據，需要將寄存器中的各位數據在移位控制信號作用下，依次向高位或向低位移動1位。移位寄存器按數碼移動方向分類有左移，右移，可控制雙向（可逆）移位寄存器；按數據輸入端、輸出方式分類有串行和并行之分。除了D邊沿觸發器構成移位寄存器外，還可以用諸如JK等觸發器構成移位寄存器。
74hc573使用方法（74hc573引腳圖及功能_工作原理_封裝尺寸及應用電路）
本文介紹了74hc573使用方法（74hc573引腳圖及功能_工作原理_封裝尺寸及應用電路），74HC573的八個鎖存器都是透明的D型鎖存器，當使能（G...
74ls373引腳圖及功能_工作原理_邏輯電路真值表_參數及應用電路
74LS373是一款常用的地址鎖存器芯片，由八個并行的、帶三態緩沖輸出的D觸發器構成。（利用74LS373設計的搶答器電路圖）在單片機系統中為了擴展外部...
本文首先介紹了鎖存器Latch結構和鎖存器latch的優缺點，其次介紹了觸發器Flip-flop的結構與優缺點，最后介紹了鎖存器Latch和觸發器Fli...
74ls244中文資料匯總（74ls244引腳圖及功能_工作原理及應用電路）
本文主要介紹了74ls244中文資料匯總（74ls244引腳圖及功能_工作原理及應用電路）。74LS244為3態8位緩沖器，一般用作總線驅動器。74LS...
所謂鎖存器，就是輸出端的狀態不會隨輸入端的狀態變化而變化，僅在有鎖存信號時輸入的狀態被保存到輸出，直到下一個鎖存信號到來時才改變。典型的鎖存器邏輯電路是...
2017-10-30 標簽：鎖存器 6.1萬 0
74LS373是一款常用的地址鎖存器芯片，由八個并行的、帶三態緩沖輸出的D觸發器構成。鎖存端LE 由高變低時，輸出端8 位信息被鎖存，直到LE 端再次有...
一、SR鎖存器 1、RS鎖存器的電路結構及工作原理 RS鎖存器是一兩輸入、兩輸出的電路，其電路如圖1（a），其有兩個互相交叉反饋相連的兩個與非門構成，其...
觸發器的功能: ?、佟⊥瓿杀燃s束更復雜的數據約束：觸發器可以實現比約束更為復雜的數據約束 ?、凇z查所做的SQL是否允許：觸發器可以檢查SQL所...
鎖存器（latch）---對脈沖電平敏感，在時鐘脈沖的電平作用下改變狀態 鎖存器是電平觸發的存儲單元，數據存儲的動作取決于輸入時鐘（或者使能）信號的電平...
D鎖存器使用基本單元作為存儲部件，但它只允許在時序控制信號有效時才能改變（或編程）存儲器存儲的邏輯值。因此，D鎖存器有兩個輸入時序控制信號和數據輸入。
用數字信號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由于它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路?，F代的數字電路由半導...
鎖存器的原理分析 鎖存器就是把單片機的輸出的數先存起來,可以讓單片機繼續做其它事.. 比如74HC373就是一種鎖存器 它的LE為高
2010-03-09 標簽：鎖存器 6.7萬 0
本文對此搶答器電路分析如下。CD4042是CMOS四-D鎖存器，共16個引腳，其中DO、D1、D2、D2為數據輸入端，Q0.Q1.Q2.Q3為相應的數據...
74HC573是擁有八路輸出的透明鎖存器，輸出為三態門，是一種高性能硅柵CMOS器件。用74HC573驅動4位數碼管的段選，用74HC573驅動4位數碼...
鎖存器和緩沖器的作用是什么? 鎖存器廣泛用于計算機與數字系統的輸入緩沖電路，其作用是將輸入信號暫時寄存，等待處理，這一方
2010-03-09 標簽：鎖存器 2.5萬 0
作者：電子工程師小李 1）鎖存器 鎖存器（latch）是電平觸發的存儲單元，數據存儲的動作取決于輸入時鐘（或者使能）信號的電平值，僅當鎖存器處于使能狀態...
換一批
編輯推薦廠商產品技術軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯網 | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發電 | UPS | AR | 智能電網 | 國民技術 | Microchip |
| 開關電源 | 步進電機 | 無線充電 | LabVIEW | EMC | PLC | OLED | 單片機 |
| 5G | m2m | DSP | MCU | ASIC | CPU | ROM | DRAM |
| NB-IoT | LoRa | Zigbee | NFC | 藍牙 | RFID | Wi-Fi | SIGFOX |
| Type-C | USB | 以太網 | 仿真器 | RISC | RAM | 寄存器 | GPU |
| 語音識別 | 萬用表 | CPLD | 耦合 | 電路仿真 | 電容濾波 | 保護電路 | 看門狗 |
| CAN | CSI | DSI | DVI | Ethernet | HDMI | I2C | RS-485 |
| SDI | nas | DMA | HomeKit | 閾值電壓 | UART | 機器學習 | TensorFlow |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關注我們的微信
下載發燒友APP
電子發燒友觀察
版權所有 ? 湖南華秋數字科技有限公司
電子發燒友 （電路圖） 湘公網安備43011202000918 電信與信息服務業務經營許可證：合字B2-20210191
工商網監
湘ICP備 2023018690 號
