Pcb layout

Pcb layout簡介

　　PCB（Printed circuit board）印刷電路板，又稱印制電路板，作為電子元件的載體，實現了電子元器件之間的線路連接和功能實現。傳統的電路板工藝，采用了印刷蝕刻阻劑的工法，做出電路的線路及圖面，因此被稱為印制電路板或印刷線路板。

　　特性

　　21世紀人類進入了信息化社會，電子產業得到了飛速發展，人們的工作生活和各種電子產品密不可分。而作為電子產品不可缺少的重要載體-PCB，也扮演了日益重要的角色。電子設備呈現高性能、高速、輕薄的趨勢，PCB作為多學科行業已成為電子設備最關鍵技術之一。PCB行業在電子互連技術中占有舉足輕重的地位。

Pcb layout百科

　　PCB（Printed circuit board）印刷電路板，又稱印制電路板，作為電子元件的載體，實現了電子元器件之間的線路連接和功能實現。傳統的電路板工藝，采用了印刷蝕刻阻劑的工法，做出電路的線路及圖面，因此被稱為印制電路板或印刷線路板。

　　特性

　　21世紀人類進入了信息化社會，電子產業得到了飛速發展，人們的工作生活和各種電子產品密不可分。而作為電子產品不可缺少的重要載體-PCB，也扮演了日益重要的角色。電子設備呈現高性能、高速、輕薄的趨勢，PCB作為多學科行業已成為電子設備最關鍵技術之一。PCB行業在電子互連技術中占有舉足輕重的地位。

　　PCB設計流程

　　常規PCB設計包括建庫、調網表、布局、布線、文件輸出等幾個步驟，但常規PCB設計流程已經遠遠不能滿足日益復雜的高速PCB設計要求。由于SI仿真、PI仿真、EMC設計、單板工藝等都需要緊密結合到設計流程中，同時為了實現品質控制，要在各節點增加評審環節，實際的PCB設計流程要復雜得多。圖中為PCB設計公司一博科技的較典型的PCB設計流程，能更好地解決高速設計帶來的問題。

　　如何學習PCB layout

　　任務學習PCB Layout至少需要掌握的幾點：

　?。?）電路的基本原理，可以參考《電路分析基礎》。

　?。?）選擇Design 工具，推薦cadence，我也用過AD，個人感覺還是Cadence更強大順手。而且你本人想拿尖端科技的電路板，我不知道如何定義尖端，其實一個PCB 最挑戰的地方還是設計和成本Fab能力之間的矛盾，幾十層板（目前做過最多的48層，最少的24層），小的pin pitch，狹小的走線空間，苛刻信號質量要求，繁瑣的走線約束，完成過后還有一些列的檢查，而這些工作我相信用Cadence來完成會更方便輕松。

　?。?）會利用cadence畫原理圖，這點很重要，如果不知道電路原理，其實你很難做一個好的Placement（我不知道這個詞語是否通用，所以還是解釋一下：原理圖的器件在PCB的實際布局），本人覺得一個好的Placement其實就完成了一個PCB設計的一大半了。

　?。?）會根據原理圖利用好PCB的空間，做合理的Placement，保證最好的信號路徑，最大的信號走線空間。做完Placement后調整好silk，這可是最后板子做出來的臉面。

　?。?）會設計PCB的stackup，一個合理最優的（不犧牲信號質量的前提下，兼顧成本和走線復雜度，因為肯定層越多線越好走，但是成本越高）。設計走線約束規則，然后就是完成Layout。

　?。▊€人覺得其實Layout在這個完整的過程中是最簡單的，因為在約束條件下，只要稍微有些經驗就可以完成最后的layout工作）

　?。?）知道Fab廠家的實際Fab能力，當然你得清楚你的PCB做出來，廠家能否生成（如果你設計出100層的板子（就算有估計也是天價），我不知道哪個廠家可以生成出來，我目前知道身邊最多Fab的也就60多層（40x60cm 10多W美金），還沒聽過70層的）

　?。?）會做報價，知道每項Fab的收費，疊層，盲孔，埋孔，塞孔，背鉆，加工精度，鉆孔比要求，線寬等等，可以在原理圖初期就估算出報價，甚至在設計時把成本考慮進去，使最后的產品具有價格競爭力。

　?。?）完成PCB后會檢查，包括阻抗匹配等長線寬檢查，電源線負載能力檢查，重復走線檢查，短路斷路檢查，信號回流路徑檢查等等關于信號的檢查，還有實際的Fab能力檢查，線寬檢查，線間距，線孔距等等。

　?。?）生成Fab文件，交由Fab廠家生產。

　?。?0）上面還遺漏了一點，就BOM選項，根據原理圖，考慮器件的成本供貨周期，對Placement影響情況（如果都是相同參數的電阻，大多數情況下我愿意選擇小尺寸的，因為可以節約PCB空間）選擇最合適的器件。

　　總結：雖然樓主只是問了Layout問題，但是這些看似和Layout無關的部分其實，是Layout不可或缺的部分，如果你要開自己的公司這些你不可能不知道，就算只是代工Layout，也許不需要Placement甚至設置約束條件，但是這些一定是必不可少的。

　　PCB Layout初學者必會知識總結

　　PCB是印刷電路板（即Printed Circuit Board）的簡稱。印刷電路板是組裝電子零件用的基板，是在通用基材上按預定設計形成點間連接及印制元件的印制板。該產品的主要功能是使各種電子零組件形成預定電路的連接，起中繼傳輸的作用，是電子產品的關鍵電子互連件，有“電子產品之母”之稱。

　　本內容為pcb layout初學者整理了相關的技術點及設計經驗、技巧等知識，方便初學者快速上手。

　　一、pcb layout是什么

　　PCB是印刷電路板（即Printed Circuit Board）的簡稱。印刷電路板是組裝電子零件用的基板，是在通用基材上按預定設計形成點間連接及印制元件的印制板。該產品的主要功能是使各種電子零組件形成預定電路的連接，起中繼傳輸的作用，是電子產品的關鍵電子互連件，有“電子產品之母”之稱。印刷電路板作為電子零件裝載的基板和關鍵互連件，任何電子設備或產品均需配備。其下游產業涵蓋范圍相當廣泛，涉及一般消費性電子產品、信息、通訊、醫療，甚至航天科技（資訊 行情 論壇）產品等領域。隨著科學技術的發展，各類產品的電子信息化處理需求逐步增強，新興電子產品不斷涌現，使PCB產品的用途和市場不斷擴展。新興的3G手機、汽車電子、LCD、IPTV、數字電視、計算機的更新換代還將帶來比現在傳統市場更大的PCB市場。

　　LAYOUT是布局規劃的意思。

　　結合起來：PCB LAYOUT就是印刷電路板布局布線的中文意思。

　　二、Pcb layout基礎之常用電子元器件英文

　　特別是在用PADS9.3或者allegro16.3畫原理圖時，了解常用電子元器件英文是不可少的一個環節。經常我們用一個零件的前三個英文字母來代替一個零件，pcb設計培訓中例如：電阻用RES，電容用CAP，電感用IND，……等等。下面列舉了一些相信能幫助你。

　　電壓 voltage

　　電流 current

　　歐姆 Ohm

　　伏特 Volt

　　安培 Ampere

　　瓦特 Watt

　　電路 circuit

　　電路元件 circuit element，

　　電阻 resistance

　　電阻器 resistor

　　電感 inductance

　　電感器 inductor

　　電容 capacitance

　　電容器 capacitor

　　歐姆定律 Ohm’s law

　　基爾霍夫定律 Kirchhoff’s law

　　基爾霍夫電壓定律 Kirchhoff’s voltage law（KVL）

　　基爾霍夫電流定律 Kirchhoff’s current law（KCL）

　　回路 loop

　　網絡 network

　　無源二端網絡 passive two-terminal network

　　有源二端網絡 active two-terminal network

　　三、pcb layout中必須要考慮的問題

　　pcb設計畫電路邊框，邊框線與元件引腳焊盤最短距離不能小于2MM，（一般取5MM較合理）否則下料困難。同一電路板中，電源線。地線比信號線粗。

　　元件布局原則

　　一般原則：在PCB設計中，如果電路系統同時存在數字電路和模擬電路.pcblayout培訓以及大電流電路，則必須分開布局，使各系統之間藕合達到最小在同一類型電路中，按信號流向及功能，分塊，分區放置元件。

　　輸入信號處理單元，輸出信號驅動元件應靠近pcb設計培訓電路板邊，使輸入輸出信號線盡可能短，以減小輸入輸出的干擾。

　　元件放置方向： 元件只能沿水平和垂直兩個方向排列。否則不得于插件。 當元件間電位差較大時，元件間距應足夠大，防止出現放電現象。

　　元件間距。對于中等密度板，小元件，如小功率電阻，電容，二極管，等分立元件彼此的間距與插件，焊接工藝有關，波峰焊接時，元件間距可以取50-100MIL（1.27–2.54MM）手工可以大些，如取100MIL，集成電路芯片，元件間距一般為100–150MIL在而已進IC去藕電容要靠近芯片的電源秋地線引腳。不然濾波效果會變差。在數字電路中，為保證數字電路系統可靠工作，

　　在每一數字集成電路芯片的電源和地之間均放置IC去藕電容。去藕電容一般采用瓷片電容，容量為0.01~0.1UF去藕電容容量的選擇一般按系統工作頻率F的倒數選擇。此外，在電路電源的入口處的電源線和地線之間也需加接一個10UF的電容，以及一個0.01UF的瓷片電容。

　　時鐘電路元件盡量靠近單片機芯片的時鐘信號引腳，以減小時鐘電路的連線長度。且下面最好不要走線。剛印刷導線電阻大，線上的電壓降也就大，影響電路的性能， 線寬太寬，則布線密度不高，板面積增加，除了增加成本外，也不利于小型化。

　　如果電流負荷以20A/平方毫米計算，當覆銅箔厚度為0.5MM時，（一般為這么多，）則1MM（約40MIL）線寬的電流負荷為1A，因此，線寬取1–2.54MM（40–100MIL）能滿足一般的應用要求，大功率設備板上的地線和電源，根據功率大小，可適當增加線寬，而在小功率的數字電路上，為了提高布線密度，最小線寬取0.254–1.27MM（10–15MIL）就能滿足。

　　四、pcb layout工程師應該熟悉的幾種模塊

　　下面是在pcb設計中經常會碰到的幾個模塊，作為一個pcb layout工程師應該對這些熟悉。

　　I-mode 和 CHTML

　　i-mode是日本電信（NTT）的子公司DoCoMo在日本市場推出的無線通訊服務。是目前世界上使用人數最多（都在日本）的無線互聯網服務。I-mode 和 WAP

　　的主要區別在于：I-mode 的內容是用CHTML寫成的，因此現行的大部分網絡內容只要稍做修改可以使用;而WAP使用的是WML，pcb

　　layout培訓現有的網絡內容必須轉化為WML才能被WAP所使用。

　　CHTML（Compact HTML）HTML的一種變體。與HTML大部分兼容。

　　-----------

　　藍牙（BlueTooth）

　　藍牙是一種支持設備短距離通信（一般是10m之內）的無線電技術。pcb

　　layout設計培訓能在包括移動電話、PDA、無線耳機、筆記本電腦、相關外設等眾多設備之間進行無線信息交換。它的標準是IEEE802.15。工作在 2.4HGz

　　頻帶。帶寬為1Mb/s

　?。ㄗⅲ核{牙這名字很有意思，來自公元10世紀統一丹麥和瑞典的斯堪的納維亞國王的名字。）

　　-----------

　　Wireless LAN

　　無線局域網，是由局域網發展而來，標準是IEEE802.11、IEEE802.11b 和IEEE802.11a。其中802.11b

　　工作在2.4GHz頻帶，帶寬可達11Mbps。而802.11a定義在5GHz頻帶，帶寬有望達到54Mb/s 。但相應地，Wireless

　　HomeRF

　　HomeRF主要為家庭網絡設計的無線射頻技術，是IEEE802.11與DECT的結合，旨在降低成本。HomeRF也采用了擴頻技術，工作在2.4GHz頻帶，目前HomeRF的帶寬為1～2Mb/s，未來會增到10Mb/s。

　　-----------

　　SyncML

　　SyncML是一種行業通用的移動數據同步化協議。利用SyncML可使移動設備上的數據與遠程數據保持同步狀態。由Ericsson、 IBM、 Lotus、

　　Matsushita、Motorola、 Nokia、 Palm、 Psion和Starfish Software等公司組成的協會所開發。

　　五、pcb layout基礎之電源、地線的處理

　　對每個從事電子產品設計的工程人員來說都明白地線與電源線之間噪音所產生的原因，pcblayout既使在整個PCB板中的布線完成得都很好，但由于電源、 地線的考慮不周到而引起的干擾，會使產品的性能下降，有時甚至影響到產品的成功率。所以對電、地線的布線要認真對待，把電、地線所產生的噪音干擾降到最低限度，以保證產品的質量。 現只對降低式抑制噪音作以表述：

　　A、用大面積銅層作地線用，在印制板上把沒被用上的地方都與地相連接作為地線用。pcb設計培訓或是做成多層板，電源，地線各占用一層。

　　B、眾所周知的是在電源、地線之間加上去耦電容。

　　C、盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線》電源線》信號線，pcb設計通常信號線寬為：0.2～0.3mm，最經細寬度可達0.05～0.07mm，電源線為1.2～2.5mm

　　對數字電路的PCB可用寬的地導線組成一個回路， 即構成一個地網來使用（模擬電路的地不能這樣使用）。

　　六、pcb layout必須要了解EMI的三要素

　　只有先了解才有可能去避免它，減少它在電路中的危害。EMC電磁兼容是pcb layout必須的一課。不知道如何減少EMI，那么這樣做pcb layout是沒有很大價值的

　　電磁干擾三要素：

　　騷擾源

　　耦合途徑

　　敏感設備

　　為了實現電磁兼容，必須從上面三個基本要素出發，運用技術和組織兩方面措施。

　　所謂技術措施，就是從分析電磁騷擾源、耦合途徑和敏感設備著手，采取有效的 技術手段，抑制騷擾源、消除或減弱騷擾的耦合、降低敏感設備對騷擾的響應或增加電磁敏感性電平;

　　為了對人為騷擾進行限制，并驗證所采用的技術措施的有效性，還必須采取組織措施，制定和遵循一套完整的標準和規范，進行合理的頻譜分配，控制與管理頻譜的使用，依據頻率、工作時間、天線方向性等規定工作方式，分析電磁環境并選擇布置地域，進行電磁兼容性管理等。

　　電磁騷擾源：任何形式的自然或電能裝置所發射的電磁能量，能使共享同一環境的人或其它生物受到傷害，或使其它設備、分系統或系統發生電磁危害，導致性能降低或失效，即稱為電磁騷擾源。

　　耦合途徑：即傳輸電磁騷擾的通路或媒介。

　　敏感設備（Victim）： 是指當受到電磁騷擾源所發射的電磁量的作用時，會受到傷害的人或其它生物，以及會發生電磁危害，導致性能降低或失效的器件、設備、分系統或系統。許多器件、設備、分系統或系統可以既是電磁騷擾源又是敏感設備。

　　七、pcb layout初學者如何理解差分信號

　　什么是差分信號？ 通俗地說，就是驅動端發送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態“0”還是“1”。而承載差分信號的那一對線就稱為差分線。差分線阻抗怎么算？各種差分信號的阻抗都不一樣的，比如USB的D+ D-，差分線阻抗是90ohm，1394的差分線是110ohm，最好先看看規格書或者相關資料?，F在已經有很多計算阻抗工具，比如polar的si9000，影響差分阻抗的因素有線寬、差分線間距、介質介電常數、介質的厚度（差分線到參考面之間的介質厚度），一般是調整差分線間距和線寬來控制差分阻抗的。做板的時候也要跟廠家說明哪些線要控制阻抗。一個差分信號是用一個數值來表示兩個物理量之間的差異。從嚴格意義上來講，所有電壓信號都是差分的，因為一個電壓只能是相對于另一個電壓而言的。在某些系統里，系統‘地’被用作電壓基準點。當‘地’當作電壓測量基準時，這種信號規劃被稱之為單端的。我們使用該術語是因為信號是用單個導體上的電壓來表示的。

　　對于 PCB LAYOUT工程師來說，最關注的還是如何確保在實際走線中能完全發揮差分走線的這些優勢。也許只要是接觸過 Layout 的人都會了解差分走線的一般要求，pcb設計那就是“等長、等距”。等長是為了保證兩個差分信號時刻保持相反極性，減少共模分量;等距則主要是為了保證兩者差分阻抗一致，減少反射。“盡量靠近原則”有時候也是差分走線的要求之一。 差分走線也可以走在不同的信號層中，但一般不建議這種走法，因為不同的層產生的諸如阻抗、過孔的差別會破壞差模傳輸的效果，引入共模噪聲。此外，如果相鄰兩層耦合不夠緊密的話，會降低差分走線抵抗噪聲的能力，但如果能保持和周圍走線適當的間距，串擾就不是個問題。在一般頻率（GHz 以下），EMI 也不會是很嚴重的問題，實驗表明，相距 500Mils 的差分走線，在3 米之外的輻射能量衰減已經達到 60dB，足以滿足 FCC 的電磁輻射標準，所以設計者根本不用過分擔心差分線耦合不夠而造成電磁不兼容問題。但所有這些規則都不是用來生搬硬套的，不少工程師似乎還不了解高速差分信號傳輸的本質。下面重點討論一下 PCB 差分信號設計中幾個常見的誤區。

　　認為差分走線一定要靠的很近。讓差分走線靠近無非是為了增強他們的耦合，既可以提高對噪聲的免疫力，還能充分利用磁場的相反極性來抵消對外界的電磁干擾。雖說這種做法在大多數情況下是非常有利的，但不是絕對的，如果能保證讓它們得到充分的屏蔽，不受外界干擾，那么我們也就不需要再讓通過彼此的強耦合達到抗干擾和抑制 EMI 的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢？增大與其它信號走線的間距是最基本的途徑之一，電磁場能量是隨著距離呈平方關系遞減的，一般線間距超過4 倍線寬時，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過地平面的隔離也可以起到很好的屏蔽作用，這種結構在高頻的（10G 以上）IC 封裝PCB 設計中經常會用采用，被稱為 CPW 結構，可以保證嚴格的差分阻抗控制（2Z0）。

　　我實際工作的體會：

　　如圖，大電流的模塊要挨近電源，弱電走向強電；數字地、模擬地一點共地；高頻的器件電源線、地線要避免長線；每個數字 ic 電源腳與接地腳之間，以最短路徑焊接高頻濾波電容，如 CC1 高頻瓷介電容，重要部位加鉭電容濾波。干擾大的部位用示波器就可以看清楚。