XILINX開發者社區

本文可讓開發者們看懂 AMD Vivado Design Tool 2023.2 中的“AMD Ve....

本篇文章將演示創建一個使用 AMD Vitis? 視覺庫的 Vitis HLS 組件的全過程。此處使....

注釋：默認 DCMAC 設計示例不包含 NoC DDRMC

本文介紹了在 AMD Vivado? Design Tool 中用工程模式使用 DFX 流程以及需要....

系統看門狗定時器（System WatchDog Timer）通常用于嵌入式系統，可以有效的防止軟件....

隨著嵌入式 AI、視頻和控制應用取得爆發式增長，在嚴格的占板面積和功耗限制下，對于借助異構處理能力加....

Vitis Embedded 是一款獨立的嵌入式軟件開發套件，主要用于為 AMD 自適應 SoC 和....

在 AMD Versal? 器件中, SEM 功能的實現發生了很大變化，整個解決方案基于 libra....

在構建嵌入式應用的過程中，硬件設計人員長期以來面臨著艱難的取舍，為推動產品快速上市，他們必須在成本、....

IP 在初始化階段就卡住了。從 Uart 口的 log 看 ‘ICAP’ 后續無字符輸出，這是典型的....

在硬件調試時，經常需要用 ILA 采集一些 FPGA 內部或者對外的初始化信號，然而在下載完 Bit....

最后我們需要生成能夠在 AMD Kria KR260 上運行的固件。

在上一篇文章中 開發者分享｜AMD Kria KR260 DPU 配置教程 1 我們導出了 plat....

這篇文章我們將為 AMD Kria KR260 在 AMD Vitis 上創建硬件加速平臺。 我們將....

Vitis Vision 庫是一組 90 多個內核，基于 OpenCV 計算機視覺庫，針對 AMD ....

在 AMD SoC 器件（AMD Zynq 7000 SoC，AMD Zynq UltraScal....

由于市場環境日益復雜、產品競爭日趨激烈，為了加快推出新型自適應 SoC 和 FPGA 設計，硬件設計....

AMD ZYNQ 7000 的 S_AXI 端口提供了外設訪問 PS 內部外設控制器的接口，這其中包....

使用可編程邏輯器件進行設計時，最關鍵的步驟之一就是為應用選擇最佳的器件。

CPRI 是無線通信里的一個標準協議，連接 REC 和 RE 的通信。AMD 有提供 CPRI IP....

目前 AMD 的以太網 IP 核，如軟核 10G/25G，40G/50G 或者硬核 CMAC，MRM....

UltraScale / UlraScale+系列的SEM IP一共有6種工作模式

影響編譯時間的因素有很多，包括工具流程、工具設置選項、RTL 設計、約束編輯、目標器件以及設計實現期....

在設計周期中，您可保留多個版本的工程，這些工程使用相同的 IP 和相同的配置。重新運行整個工程會導致....

這篇博文介紹了多種自動生成報告的有效途徑，以便您在嘗試對設計中特定階段所耗用的編譯時間進行調試時使用....

增量綜合的工作方式與增量實現流程相似，但僅適用于綜合階段，并且不會對緊隨其后的實現階段給予引導。

PDM 已經與其它 AMD FPGA 和自適應 SoC 工具一起集成到統一的安裝程序中。這是一款獨立....

增量實現自從首次獲得支持以來，不斷升級演變，在此過程中已添加了多項針對性能和編譯時間的增強功能。

自從 Vitis 的發布，AMD 在 Github 上也開源了很多資源，方便開發者進行自己的設計，減....

目前對于 Vivado 2023.1 版本的 IBERT GUI 界面暫時不支持 QPRBS13 的....