<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

AMD Vitis? Libraries Vision L3 Isppipeline U50流程示例

XILINX開發者社區 ? 來源:XILINX開發者社區 ? 2024-01-03 10:10 ? 次閱讀

一. 關于 AMD Vitis Vision Library

Vitis Vision 庫是一組 90 多個內核,基于 OpenCV 計算機視覺庫,針對 AMD FPGA、AMD AI Engine 和 AMD SoC 進行了優化。 Vitis Vision 庫中的內核在 Vitis 工具套件中進行了優化和支持。

二.硬件和軟件要求

Vitis Vision 庫設計用于與 AMD Zynq、AMD Zynq Ultrascale+、AMD VCK190和 AMD Alveo FPGA 配合使用。 該庫已在 zcu102、zcu104、vck190、U50 和 U200 板上經過驗證。

必要條件:

有效安裝Vitis 2022.2或更高版本以及相應的許可證。

必須安裝Xilinx Runtime (XRT)。 XRT 為 AMD FPGA 提供軟件接口。

安裝 OpenCV-4.4.0 x86 庫(兼容libjpeg.so)。 x86 庫必須用于:

a.L1 flow irrespective of target FPGA device being PCIe or embedded.
b.L2/L3 flow when the target device is PCIe based
c.L2/L3 flow when performing software emulation for an embedded platform.
對于針對嵌入式平臺的 L2/L3 Flow(針對hardware emulation and hardware build),應使用 sysroot 中附帶的 aarch32/aarch64 版本 OpenCV。

如果libOpenCL.so不存在,則必須安裝。

安裝 Vitis 2022.2 或更高版本支持該平臺的卡。

如果針對嵌入式平臺,請安裝它并設置評估板。

三.OpenCV 安裝指導

建議全新安裝 OpenCV 4.4.0,不要使用系統的現有庫,因為它們可能適用于 Vitis 環境,也可能不適用于。

請確保更新和升級系統的軟件包和操作系統庫,并安裝 cmake 版本>3.5,然后再繼續。不然可能遇到如下的錯誤:

#CMake Error: The source directory "/home/***/Desktop/source/source/build/WITH_V4L=ON" does not exist.

以下步驟可幫助安裝編譯和鏈接 Vitis Vision 主機代碼中的 OpenCV 調用所需的基本庫。

cc475832-a95e-11ee-8b88-92fbcf53809c.png

下面是一個完整的示例,基于 Ubuntu 22.04/bash,在 /home/ycw/Desktop 路徑下操作。

cc70fc96-a95e-11ee-8b88-92fbcf53809c.png

以下為可能會遇到的問題:

Q1: 遇到下面的這個錯誤,可能 cmake 的版本沒有大于3.5。

CMake Error: The source directory "/home/ycw/Desktop/source/source/build/WITH_V4L=ON" does not exist.

Q2:FATAL: In-source builds are not allowed.

需要安裝上面的步驟 mkdir build文件夾,注意如果已經創建了 build 目錄,還是出現這個 FATAL ERROR 注意 cd 回 source 目錄內,嘗試使用如下命令清理一下 cache:rm -rf CMakeCache.txt CMakeFiles

Q3:CMAKE_CXX_COMPILER=< path-to-Vitis-installation-directory>.

這里的 path-to-Vitis-installation-directory應該設置成 Vitis_HLS 的路徑。

見上面的完整示例。

五. 兩種platform 的master/vision/L3/examples/isppipeline 的流程


Level 3: Pipeline Applications:
https://github.com/Xilinx/Vitis_Libraries/tree/master/vision/L3#level-3-pipeline-applications


不同設備和行為流程如下:

cc8eb736-a95e-11ee-8b88-92fbcf53809c.png

實例:

1. Pcie設備示例(U50):

xilinx_u50_gen3x16_xdma_5_202210_1.xpfm的編譯 make 流程:

a. OPENCV_INCLUDE、OPENCV_LIB 指向的是步驟3(OpenCV安裝指導)CMAKE_INSTALL_PREFIX 設置的目錄內。

b. U50 的platform

(xilinx_u50_gen3x16_xdma_5_202210_1.xpfm)

該示例 xilinx_u50_gen3x16_xdma_5_202210_1.xpfm 默認部署在下圖的路徑。

cca6d42e-a95e-11ee-8b88-92fbcf53809c.png

c. 示例代碼:

ccbf887a-a95e-11ee-8b88-92fbcf53809c.png

2. Embedded 設備示例(ZCU102):

xilinx_zcu102_base_202220_1.xpfm 的編譯 make 流程:

注意點:

a.OPENCV_INCLUDE、OPENCV_LIB指向的是步驟3(OpenCV安裝指導)CMAKE_INSTALL_PREFIX 設置的目錄內。

b. SYSROOT 可以通過如下的方式獲?。?/p>

2.1 在下面的鏈接下載 zynqmp 的 common image :

https://www.xilinx.com/member/forms/download/xef.html?filename=xilinx-zynqmp-common-v2022.2_10141622.tar.gz

2.2 解壓之后,cd 到 common-image 目錄內,使用命令(./sdk.sh-y -d ./ -p)安裝 sysroot。該示例安裝完成之后,安裝在下圖顯示的目錄:/home/ycw/Desktop/xilinx-zynqmp-common-v2022.2/sysroots/

ccd9e030-a95e-11ee-8b88-92fbcf53809c.png

c.示例代碼:

ccf8727a-a95e-11ee-8b88-92fbcf53809c.png

六. 板上運行

U50 的 HW 運行示例:

1. 使用 make run TARGET=hw 運行的示例代碼:

cd156042-a95e-11ee-8b88-92fbcf53809c.png

注:運行之后可以看到在

/home/ycw/Desktop/Vitis_Libraries-2022.2/vision/L3/examples/isppipeline/目錄下生成了 hls_output.png 文件。

2. Build HW 之后生成的 App 運行示例:

cd308066-a95e-11ee-8b88-92fbcf53809c.png

注:

1. 當前在

/home/ycw/Desktop/Vitis_Libraries-2022.2/vision/L3/examples/isppipeline/build_dir.hw.xilinx_u50_gen3x16_xdma_5_202210_1/

路徑內,isppipeline 需要帶入輸入圖片的絕對路徑參數,這里輸入圖片的路徑是:

/home/ycw/Desktop/Vitis_Libraries-2022.2/vision/L3/examples/isppipeline/input.png

2. 生成的圖片默認也在

/home/ycw/Desktop/Vitis_Libraries-2022.2/vision/L3/examples/isppipeline/build_dir.hw.xilinx_u50_gen3x16_xdma_5_202210_1/

路徑內。

cd4cc58c-a95e-11ee-8b88-92fbcf53809c.png








審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1604

    文章

    21341

    瀏覽量

    594123
  • soc
    soc
    +關注

    關注

    38

    文章

    3769

    瀏覽量

    215902
  • 計算機視覺
    +關注

    關注

    8

    文章

    1605

    瀏覽量

    45673
  • OpenCV
    +關注

    關注

    29

    文章

    612

    瀏覽量

    40841
  • Ubuntu系統
    +關注

    關注

    0

    文章

    84

    瀏覽量

    3806

原文標題:開發者分享|AMD Vitis? Libraries Vision L3 Isppipeline U50/ZCU102 流程示例

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發者社區】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Vitis2023.2使用之—— classic Vitis IDE

    AMD官網下載全系統安裝包,或下載網頁版安裝包,安裝好vitis全套組件。打開vivado建一個測試工程編譯好后,在tcl命令輸入框子輸入命令 vitis –classic 即可打開傳統的GUI界面
    發表于 03-24 16:15

    AMD將放棄Vision品牌 改用platform區分產品

    相近而不得不放棄。今天根據SemiAccurate消息稱AMD將放棄Vision品牌,網站稱“所有提及” Vision名稱的新PC和產品樣本都將會被移除,并且以后對筆記本等稱呼以“platform
    發表于 12-29 13:41

    有具有CMT,MBM,L3 CAT,L3 CDP和MBA的處理器嗎

    大家好,我想購買一臺帶有兩個處理器的服務器,每個處理器至少支持16個核心,我還需要它們支持CMT,MBM,L3 CAT和L3 CDP,在理想的世界中它們也支持MBA。我已經讀過家庭E5xxxx v4
    發表于 11-06 11:19

    在IWR1642/AWR1642上修改代碼改變L3 RAM分布

    本文以AWR1642為例,介紹了在AWR1642 ES2.0 EVM上基于mmWave SDK 2.1的mmw demo下如何修改代碼來改變L3 RAM分布的具體流程和步驟。IWR1642
    發表于 03-12 06:45

    普通電腦換上Xilinx Alveo U50 100G網卡傳文件會有多快

    高性能數據中心的網絡演進趨勢開源100Gbps NIC(Corundum)架構簡介基于流水線的隊列管理基于Xilinx Alevo U50和VCU118 板卡的測試
    發表于 01-28 07:14

    如何在IWR1642/AWR1642上修改L3 RAM的分布?

    本文以AWR1642為例,介紹了在AWR1642 ES2.0 EVM上基于mmWave SDK 2.1的mmw demo下如何修改代碼來改變L3 RAM分布的具體流程和步驟。IWR1642
    發表于 11-10 08:06

    【KV260視覺入門套件試用體驗】部署DPU鏡像并運行Vitis AI圖像分類示例程序

    /root目錄下已經有了兩個目錄。 使用tree命令,可以看到Vitis-AI目錄結構: 接下來我們將會嘗試運行vai_runtime下的resnet50示例程序,我們先看看這個目錄下的文件結構
    發表于 09-10 23:01

    【KV260視覺入門套件試用體驗】Vitis-AI加速的YOLOX視頻目標檢測示例體驗和原理解析

    會對關鍵源碼進行解析。 一、Vitis AI Library簡介 上一篇帖子中,我們了解了Vitis統一軟件平臺和Vitis AI,并體驗了Vitis AI Runtime的Resne
    發表于 10-06 23:32

    【KV260視覺入門套件試用體驗】KV260系列之Petalinux鏡像+Resnet 50探索

    的工具、功能強大的庫、多元化的模型和直觀的設計示例。Vitis AI 以高效和易用性為核心,使其得以在 AMD SoC 和自適應 SoC 上成功解鎖 AI 加速的全部潛能。Vitis
    發表于 10-16 04:22

    基于Vitis HLS的加速圖像處理

    Vitis Vision庫是OpenCV和Vision功能的加速庫,可在Vitis環境中使用,這些庫的L1目錄是示例設計。為了適應各種用戶環
    的頭像 發表于 02-16 16:21 ?2098次閱讀
    基于<b class='flag-5'>Vitis</b> HLS的加速圖像處理

    Vitis HLS工具簡介及設計流程

    Vitis HLS 是一種高層次綜合工具,支持將 C、C++ 和 OpenCL 函數硬連線到器件邏輯互連結構和 RAM/DSP 塊上。Vitis HLS 可在Vitis 應用加速開發流程
    的頭像 發表于 05-25 09:43 ?2017次閱讀

    AMD全新Vitis HLS資源現已推出

    AMD Vitis HLS 工具允許用戶通過將 C/C++ 函數綜合成 RTL,輕松創建復雜的 FPGA 算法。Vitis HLS 工具與 Vivado Design Suite(用于綜合、布置和布線)及
    的頭像 發表于 04-23 10:41 ?721次閱讀
    <b class='flag-5'>AMD</b>全新<b class='flag-5'>Vitis</b> HLS資源現已推出

    Vitis流程:視覺 L1 重映射函數 Zynq baremetal 設計實例

    本文展示了在AMD Zynq設計中,如何用 Vitis Vision Library中的函數導出一個 IP
    的頭像 發表于 07-13 17:05 ?372次閱讀
    <b class='flag-5'>Vitis</b> 庫<b class='flag-5'>流程</b>:視覺 L1 重映射函數 Zynq baremetal 設計實例

    Alveo U50數據中心加速卡數據表

    電子發燒友網站提供《Alveo U50數據中心加速卡數據表.pdf》資料免費下載
    發表于 09-15 10:45 ?0次下載
    Alveo <b class='flag-5'>U50</b>數據中心加速卡數據表

    在Windows 10上創建并運行AMD Vitis?視覺庫示例

    本篇文章將演示創建一個使用 AMD Vitis? 視覺庫的 Vitis HLS 組件的全過程。此處使用的是 Vitis Unified IDE。如果您使用的是舊版
    的頭像 發表于 05-08 14:02 ?118次閱讀
    在Windows 10上創建并運行<b class='flag-5'>AMD</b> <b class='flag-5'>Vitis</b>?視覺庫<b class='flag-5'>示例</b>
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>