二階廣義積分器的性能分析和鎖相環設計及預同步控制與仿真介紹

　　二階廣義積分器的性能分析

　　圖1為二階廣義積分器結構框圖。M為輸入定稿日期：2013—08—05 作者簡介：姬秋華（1987一），女，山東菏澤人，碩士研究生，研究方向為功率電子變換技術。電壓信號，M 7，qu 7為兩路輸出電壓信號，∞。為諧振角頻率，k。為阻尼系數，決定系統的動態響應。虛線框內部為二階廣義積分環節。

　　為研究其性能，繪出D（s）和Q（s）閉環傳遞函數波特圖，如圖2所示?？梢?，D（s）的頻率響應為帶通濾波器，頻率中心為‰。當輸入信號頻率等于∞。時，通過D（s）輸出電壓M’與輸入電壓M 的幅值和相位相同，即可獲得輸入信號在09。處的成分。Q（s）的頻率響應為低通濾波器，截止頻率等于∞。，且∞。對應的相位為一90。，即通過Q（s）輸出電壓qM 7滯后輸入電壓90。。因此，二階廣義積分器可以構造兩路正交信號．從而基于此結構可提取電網電壓的正序分量。

　　相環設計及預同步控制

　　圖3為利用雙二階廣義積分器提取電網電壓正序分量的控制框圖?！?。為頻率自適應模塊的輸出。當電網頻率發生變化時，根據電網頻率對系統諧振頻率進行自適應調整，實現對輸入信號相位的實時跟蹤。圖4為頻率自適應調整的控制框圖。

　　基于TMS320F28335鎖相環的數字實現

　　TMS320F28335內置6路EPWM模塊和16路 A／D通道，可方便地實現軟件PLL設計。此處給出的PLL，其二階廣義積分器是TMS320F28335的核心算法，下面重點介紹其數字實現