<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

使用MAX9382的鎖相環應用

星星科技指導員 ? 來源:ADI ? 作者:ADI ? 2023-02-23 17:52 ? 次閱讀

本應用筆記討論了影響鎖相環(PLL)死區和抖動性能的鑒頻鑒相器特性。在采用電荷泵環路濾波器設計的PLL中,提供最短持續時間的鑒相器輸出脈沖幾乎消除了PLL死區行為和相關鎖相環抖動。

鎖相環在電信行業中廣泛用于倍頻、數據提取和重新定時。這些鎖相環的一種常見實現方式是使用基于電荷泵的環路濾波器設計。MAX9382為相位/頻率檢測器,專門設計用于基于電荷泵的環路濾波器。MAX9382的關鍵參數之一是保證最短的短脈沖持續時間,消除了通常與電荷泵為基礎的環路濾波器設計相關的死區行為。

MAX9382在兩個輸出端將輸入相位差轉換為一系列可變寬度脈沖。這些輸出是控制環路濾波器電荷泵所需的“上行”和“下行”信號。當兩個輸入頻率不同時,MAX9382充當頻率檢測器,輸出的時間平均值是輸入頻率差的函數。這種行為大大提高了鎖定帶外信號的環路能力。圖1所示為MAX9382的示意圖。圖2所示為MAX9382輸出端的平均(DC)值與輸入相位差的函數關系。公式1、2和3顯示了輸入頻率相等(環路鎖定條件)和輸入處于不同頻率(環路失鎖)時的相位/頻率檢波器傳遞函數。

poYBAGP3NzeAFwm7AAANxoUG9Ng054.gif


圖1.MAX9382相位/頻率檢測器

pYYBAGP3NziAHS5YAAAflhJhdxg311.gif


圖2.MAX9382相位/頻率檢測器的理想響應

基于電荷泵的環路濾波器

典型的電荷泵和無源環路濾波器配置如圖3所示。這種布置使用匹配的電流源和吸收以及開關,將電流引導到環路濾波器和環路濾波器中流出。鑒相器輸入端的相位差在鑒相器“向上”和“向下”輸出上產生不同的脈沖寬度,導致環路濾波器電壓按指示向上或向下泵送。在鎖定條件下,鑒相器在電荷泵的兩個輸入端上顯示一系列相等的最短持續時間脈沖。等式4和5給出了電荷泵濾波器和濾波器網絡阻抗的傳遞函數。

pYYBAGP3NzmACBkCAAAUcJUp5vs965.gif


圖3.電荷泵和環路濾波器原理圖

完整的鎖相環 (PLL)

圖4所示為一個完整的鎖相環,包括鑒相器、電荷泵、環路濾波器、VCO和反饋分頻器(如果需要)。等式6給出了基本的環路傳遞函數。公式7顯示了鎖定條件的完整環路傳遞函數。等式1至7是使用各種環路元件的線性響應得出的,沒有考慮鑒相器和電荷泵的采樣特性。

pYYBAGP3NzqAJZ62AAAMBu6kRMA275.gif


圖4.鎖相環的基本要素。

鎖相環抖動和頻率響應

消除死區行為

基于電荷泵的環路濾波器布置的一個潛在缺點是濾波器輸入可以響應的最小脈沖寬度。鎖定時的典型鑒相器輸出條件是“向上”和“向下”輸出上的一系列非常短的脈沖。如果這些脈沖太窄,環路濾波器無法“看到”,那么結果將是關于零相位的環路死區特性。這種死區行為隨后會導致相位偏移和鎖定時輸出抖動增加。一些系統采用故意的相位偏移來偏置鑒相器輸出,使其遠離該區域。MAX9382通過在“上”和“下”輸出上提供明確定義的最小短脈沖寬度來防止此類行為。圖5所示為VCO信號(V)領先于基準輸入信號(R)時的MAX9382輸入和輸出時序。這種情況在向上 (U) 輸出上產生一系列短脈沖,在向下 (D) 輸出上產生較長的脈沖。上脈沖和下脈沖之間的持續時間差是V和R輸入轉換之間所需的時序差。

poYBAGP3NzuAdpO_AAALMqaIGOw840.gif


圖5.MAX9382輸入和輸出時序具有V前導R。

防止死區行為所需的最小脈沖寬度值主要由電荷泵最小輸入脈沖寬度和鑒相器輸出上升和下降特性決定。公式8中給出的表達式可用于計算所需最小脈沖寬度的近似值。MAX9382規定保證最小輸出脈沖寬度為370ps,保證最大輸出上升/下降時間為190ps。 使用公式8計算環路濾波器的指定最小輸入脈沖寬度,得到360ps的數字。最小輸入脈沖寬度小于此值的濾波器都可以與MAX9382配合使用,產生不具有死區特性的環路。

圖6說明了最小脈沖寬度過短對環路相位響應(約為零)的影響。圖中顯示了兩個響應,兩個響應都是針對一個要求輸入脈沖寬度為200ps的環路濾波器,該濾波器的輸出上升和下降時間為100ps,以190MHz的頻率運行。第一個響應是由最小輸出短脈沖寬度為零ps的鑒相器產生的響應。第二幅圖為具有足夠短脈沖寬度的鑒相器(本例采用MAX9382圖為370ps)。

poYBAGP3NzyANijlAAAWW4pk3zU455.gif


圖6.具有370ps和0.0ps短脈沖寬度的鑒相器的環路死區比較。

最大工作頻率

MAX9382數據資料給出的最大典型頻率為450MHz,可用輸入相位范圍為±π。特定應用中的最大工作頻率由器件內部傳播延遲和所需的可用輸入相位范圍決定。內部復位脈沖用于控制最小輸出脈沖寬度。如果在接收到下一個有效輸入邊沿時該脈沖處于活動狀態,則鑒相器電路將錯過輸入邊沿。該復位脈沖的持續時間在MAX9382數據資料中沒有直接規定,但其有效值可以從輸入到輸出的傳播延遲中推導出來。例如,當“V”輸入領先于“R”輸入時,當“D”輸出的下降沿與“V”輸入的上升沿重合時,就會達到輸入相位范圍限制。當“R”領先“V”時,“R”輸入和“U”輸出之間也會發生類似的情況。公式9給出了“V”領先“R”時最大輸入相位的表達式。圖 7 在時序圖中對此進行了說明。類似的表達式和圖形適用于“R”領先“V”的情況。

pYYBAGP3Nz2AJ813AAAOS8jwE1U743.gif


圖7.顯示最大可用相位限制的器件時序特性。

圖7的時序圖顯示了最大相位條件下的輸入和輸出波形。輸入相位超前的任何進一步增加都將導致“V”輸入上的下一個上升沿被忽略,輸出被復位至差分低電平狀態。然后,鑒相器將響應以下輸入上升沿作為前導波形。在圖7的示例中,以下邊沿將位于“R”輸入端,鑒相器響應將為“R”前導“V”的響應。

方程式列表

等式1、2和3相位/頻率檢測器在輸入處于相同頻率(鎖定條件)和不同頻率(fV> fR和 fV< fR分別)。

pYYBAGP3Nz-AS47MAAAEUywOcy0926.gif

其中:

Output= 鑒相器輸出

KP = 鑒相器增益

ΘR = 施加(參考)信號的相位

ΘV = 反饋信號的相位

其中:

KF = 頻率檢測器增益

fR = 施加(參考)信號的頻率

fV = 反饋信號的頻率

等式4和5 電荷泵和環路濾波器傳遞函數。

其中:

OUT = 濾波器輸出

A = 增益(跨導)

ZFILTER = 濾波器網絡的阻抗

ΔT/T = (上)和(下)輸入的占空比

其中:

T1、T2、T3 = 與環路濾波器組件相關的時間常數

公式6 基本環路傳遞函數

其中:

FOUT = 環路輸出

R = 環路輸入

n = 反饋分頻器比

K1 = 鑒相器轉移增益

K0 = VCO 傳輸增益

A = 電荷泵增益

F(s) = 環路濾波器傳遞函數

S = JΩ

公式7 帶環路鎖定的全環路傳遞函數

公式8 防止死區行為所需的最小脈沖寬度的近似值。

其中:

脈沖最小值 = 鑒相器輸出所需的最小脈沖寬度

tF = 鑒相器輸出下降時間(20% 至 80%)

tR = 鑒相器輸出上升時間(20% 至 80%)

tL = 最小環路濾波器輸入脈沖寬度

公式9 最大可用輸入相位范圍是工作頻率和鑒相器傳播延遲的函數。

其中:

ΘMAX = 最大可用輸入相位

tpRD = 從 R 輸入到 D 輸出的傳播延遲。

F0 = 工作頻率。

審核編輯:郭婷

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 濾波器
    +關注

    關注

    158

    文章

    7400

    瀏覽量

    175440
  • 檢測器
    +關注

    關注

    1

    文章

    818

    瀏覽量

    47386
  • pll
    pll
    +關注

    關注

    6

    文章

    745

    瀏覽量

    134673
收藏 人收藏

    評論

    相關推薦

    鎖相環的原理,特性與分析

    本帖最后由 gk320830 于 2015-3-7 20:18 編輯 鎖相環的原理,特性與分析所謂鎖相環路,實際是指自動相位控制電路(APC),它是利用兩個電信號的相位誤差,通過環路自身調整作用,實現頻率準確跟蹤的系統,稱該系統為
    發表于 08-15 13:18

    鎖相環知識

    本帖最后由 zhihuizhou 于 2011-12-21 17:43 編輯   鎖相環PLL原理與應用  第一部分:鎖相環基本原理  一、鎖相環基本組成  二、鑒相器(PD)  三
    發表于 12-21 17:35

    數字鎖相環設計步驟

    本文按照數字鎖相環設計的步驟,采用手把手的方式講述設計過程和原理,旨在給數字鎖相環初次設計者提供一個思路,縮短開發的時間。 有關數字鎖相環的帖子不斷出現,但大多沒有講述其原理。翻開有關鎖相環
    發表于 01-12 15:29

    鎖相環

    鎖相環仿真,可以參考一下!
    發表于 08-13 09:11

    鎖相環程序設計思路

    那個對講機的鎖相環的程序怎么寫?是基于STM32單片機的,鎖相環芯片使用的是LMX2337
    發表于 04-09 08:18

    鎖相環仿真

    請問鎖相環仿真用什么軟件好,我們需要用到ADF4110VOC選擇MAX2606
    發表于 06-27 15:57

    PVA0865AF-LF鎖相環

    `可編程鎖相環(PLL)解決方案有多種尺寸和類型可供選擇。 PLL以整數N或小數N形式提供同時根據帶寬利用無源或有源環路濾波器。 可以通過3線串行接口對其進行快速編程同時提供非常低的雜散抑制和較小
    發表于 04-03 17:00

    SFS11000Y-LF鎖相環

    信號源的任何應用的理想選擇,并且利用微帶或陶瓷諧振器拓撲結構可提供出色的相位噪聲性能。測試儀器雷達系統SFS10500H-LF鎖相環SFS10625H-LF鎖相環SFS10640H-LF鎖相環
    發表于 04-03 17:05

    MCU鎖相環的相關資料分享

    在使用K60的過程中發現自己pllinit()不清楚,才發覺自己鎖相環的概念還不懂,so,趕緊補補……鎖相環(PLL: Phase-locked loops)是一種利用反饋(Feedback)控制
    發表于 11-04 08:57

    PLL(鎖相環)電路原理是什么?

    PLL(鎖相環)電路原理是什么?
    發表于 01-21 07:03

    LabVIEW鎖相環(PLL)

    LabVIEW鎖相環(PLL) 鎖相環是一種反饋電路,其作用是使得電路上的時鐘和某一外部時鐘的相位同步。PLL通過比較外部信號的相位和由壓控晶振(VCXO)的相位來實現同步的,在比較的過程中,鎖相環
    發表于 05-31 19:58

    鎖相環如何進行鎖相呢?

    聽說鎖相環可以倍頻,倍頻時輸入輸出頻率都不一樣,如何鎖相呢?
    發表于 04-24 10:14

    模擬鎖相環與數字鎖相環的主要區別在哪里?

    模擬鎖相環與數字鎖相環的主要區別在哪里?
    發表于 04-24 10:48

    MAX9382, MAX9383 pdf datasheet

    The MAX9382/MAX9383 are high-speed PECL/ECL phase-frequency detectors designed for use
    發表于 02-21 15:12 ?22次下載

    MAX9382鎖相環中的應用

    MAX9382鎖相環中的應用 該應用筆記討論了鑒頻鑒相器的指標對鎖相環(PLL)死區及抖動性能的影響。在使用電荷泵環路濾波的PLL設計中,通過產生具有最小脈寬的鑒相輸
    發表于 01-11 17:54 ?1037次閱讀
    <b class='flag-5'>MAX9382</b>在<b class='flag-5'>鎖相環</b>中的應用
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>