<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

鎖相環原理與公式講解

pecron ? 來源:CSDN技術社區 ? 2023-06-25 09:22 ? 次閱讀

一、鎖相環是什么?

鎖相環是一種利用相位同步產生電壓,去調諧壓控振蕩器以產生目標頻率的負反饋控制系統。

鎖相環就是通過負反饋控制系統,讓壓控振蕩器的固有振蕩頻率fo 和輸入的參考信號fi 的相位保持在誤差允許范圍內,從而讓振蕩頻率fo達到和參考信號fi 同步相位頻率的目的。一般來說,參考信號fi 的信號特性更好,通過鎖相系統提高振蕩頻率fo的信號特性,同時還可以將參考信號fi 轉化為你想要的任意(最好整數倍)頻率信號。

二、基本理論

1.工作原理

最基礎的鎖相環系統主要包含三個基本模塊:鑒相器(Phase Detector:PD)、環路濾波器(L00P Filter:LF)其實也就是低通濾波器,和壓控振蕩器(Voltage Controlled Oscillator:VCO)。有了這三個模塊的話,最基本的鎖相環就可以運行了。但我們實際使用過程中,鎖相環系統還會加一些分頻器、倍頻器、混頻器等模塊。(這一點可以類比STM32的最小系統和我們實際使用STM32的開發板)

wKgaomSXlsCANMA1AACsVbOovgc838.png

wKgZomSXlsCABU5VAACCcJ_MxxM252.png

我們從鎖相系統開始運行的那一刻進行分析,這個時候鑒相器有兩個輸入信號,一個是輸入

的參考信號Vin,另一個是壓控振蕩器的固有振蕩信號Vout。這個時候由于兩個信號的頻率不

相同,會因為頻差而產生相位差,如果不對壓控振蕩器進行任何操作,那么相位差會不斷累積,從而跨越2Π角度,從零重新開始測相位,如圖3所示。這便是測量死區,明明相位在不斷變大,但鑒相器只能測出0~2Π的范圍,測出的相位差最大便是2Π,這樣就導致了鑒相器的輸出電壓只能在一定的范圍內波動。理想狀態是讓這兩個信號的相位差一直保持在2Π的范圍內,不進入測量死區。那么在系統剛開始的時候,鑒相器測出兩個信號的相位差,將相位差時間信號轉化為誤差電壓信號輸出(具體轉化過程見鑒相器講解)。通過環路濾波器轉化為壓控電壓加到壓控振蕩器上,使壓控振蕩器的輸出頻率Vout逐步同步于輸入信號Vin,直到兩個信號的頻率逐漸同步,相位差也在測量誤差范圍內,那么整個系統就穩定下來了。兩個信號的相位差不會累積變大,而是保持相對固定的相位差。(不是常規意義上的固定不變,而是在誤差允許范圍內的微小波動)

wKgaomSXlsCALbZ_AABXM8kd2SY842.jpg

2.鑒相器(PD)

鑒相器的作用就是將相位差信號轉化為誤差電壓信號。那么它的傳遞關系理想上是圖所示,最好有一定的線性關系。

wKgZomSXlsCAVRrCAAAt7Rtp29Y921.jpg

那么鑒相器可以鑒別兩個信號的相位差,它是如何實現的?其實很簡單,異或門就可以實現,如圖5,6所示。鑒相器的輸入端是兩個信號,只要兩個信號異或不為零,就說明有相位差,異或出來的信號就是含有它們相位差信息的電壓信號。

wKgaomSXlsCAVrxFAAAesX5Ag3o839.png

wKgaomSXlsCAI6RQAAB89k7_stU616.jpg

實際使用的鑒相器不是簡單的異或門,有非時鐘PD、預充電PD等多種形式,這些我沒用到,所以沒有具體理解。這里講解我項目用到的一款鎖相芯片AD9517(后面會講,嗯,算是我給自己挖的第一個坑,哈哈),這款芯片是帶電荷泵的鑒相鑒頻器,如圖7所示。為什么使用的是鑒相鑒頻器呢?是因為PLL剛開始工作的時候,它的VCO的工作頻率可能和輸入頻率偏差很大,僅僅檢查相位偏差,捕獲范圍較小,PLL需要很長的時間才能進入鎖定狀態。所以為了提高PLL的響應速度,提高捕獲范圍,使用鑒相鑒頻器。

wKgZomSXlsCARSrnAADJKzLNs9o192.jpg

兩個D觸發器的D端都是接電源端,當A信號相位超前于B信號,那么它的高電平先到來,則A的D觸發器輸出高電平,S1開關閉合,上面電荷泵開始灌電流。當B信號高電平到來,則B的D觸發器輸出高電平,而QA和QB一旦同時為高,則中間的與門就會輸出高電平,就會使兩個D觸發器復位,從而都輸出低電平,兩個門都處于斷開狀態。同理,當B信號相位超前于A信號,那么它的高電平先到來,則B的D觸發器輸出高電平,S2開關閉合,下面電荷泵開始拉電流。當A的信號高電平到來,則A的D觸發器輸出高電平,而QA和QB一旦同時為高,則中間的與門就會輸出高電平,就會使兩個D觸發器復位,從而都輸出低電平,兩個門都處于斷開狀態。(一般中間的與門和RESET端中間會加DELAY電路,這樣是為了避免實際使用中兩個信號都出現高電平,而由于電路的延時不確定性,導致到復位端的電平不確定而形成毛刺干擾的問題)

這樣就把相位差信號通過電荷泵充電時間長短,轉化電流的大小,這里簡單的推一下它的線性模型。如圖8所示。由相位差

wKgZomSXlsCAav7IAACsZqNmWWQ167.jpg

相位差為

wKgZomSXlsCAfelbAAABl49VF0I970.png

則相位差對應的時間為

wKgaomSXlsCAT8QwAAAHzm8zLls444.png

那么在這段時間內輸出電壓增加

wKgaomSXlsCAHqGeAAAPLGJeDws899.png

wKgaomSXlsCABM3iAAAe409FGl8159.png

基于此我們可以計算出

wKgZomSXlsCAQpuYAABIK38eRMQ781.jpg

那么輸出的電荷表示為

有了電荷,我們就可以計算輸出電流,

我們可以看到這是一個相位差和輸出電流的關系式,鑒相鑒頻器就可以看作是一個相位差為輸入,電荷泵輸出電流為輸出的器件,我們就可以計算出該傳輸函數為

wKgZomSXlsCAVeqBAABFdLul9I4289.jpg

這個值我們也可以看作是鑒相鑒頻器的增益。那么鑒相鑒頻器就介紹到這里了,總的來說,鑒相鑒頻器就是將相位差數據轉化為了和它有線性關系的輸出電流。但壓控振蕩器是受電壓變化來改變輸出頻率的,所以還需要在鑒相鑒頻器和壓控振蕩器之間加一個環路濾波器,將電流信號轉化為電壓信號,同時還可以濾除鑒相鑒頻器中電荷泵的開關打開關閉所帶來的紋波噪聲以及毛刺,讓壓控電壓更加平滑。

3.環路濾波器(LF)

為了提升系統穩定性和減小輸出控制電壓的紋波,會在鑒相鑒頻器后加一個環路濾波器。一階的環路濾波器只是一個電容,見圖7的Cp,一階的易使整個系統不穩定,現在基本看不到了,這里詳細介紹二階環路濾波器。

wKgaomSXlsCAPiHEAABSGeeRxok846.jpg

這里詳細推導一下它的傳遞關系式,電阻電容電感的阻抗計算

wKgZomSXlsCAcoLaAABsd5RNhVo959.jpg

那么根據這個我們計算出它的傳遞函數

wKgaomSXlsCAMFA-AADdZAwq6Hc431.jpg

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 鎖相環
    +關注

    關注

    35

    文章

    554

    瀏覽量

    87316
  • 控制系統
    +關注

    關注

    41

    文章

    6153

    瀏覽量

    109581
  • 濾波器
    +關注

    關注

    158

    文章

    7401

    瀏覽量

    175443
  • 振蕩器
    +關注

    關注

    28

    文章

    3575

    瀏覽量

    137837
  • 負反饋
    +關注

    關注

    6

    文章

    181

    瀏覽量

    29795

原文標題:鎖相環原理與公式講解

文章出處:【微信號:電路一點通,微信公眾號:電路一點通】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    鎖相環的原理,特性與分析

    本帖最后由 gk320830 于 2015-3-7 20:18 編輯 鎖相環的原理,特性與分析所謂鎖相環路,實際是指自動相位控制電路(APC),它是利用兩個電信號的相位誤差,通過環路自身調整作用,實現頻率準確跟蹤的系統,稱該系統為
    發表于 08-15 13:18

    鎖相環知識

    本帖最后由 zhihuizhou 于 2011-12-21 17:43 編輯   鎖相環PLL原理與應用  第一部分:鎖相環基本原理  一、鎖相環基本組成  二、鑒相器(PD)  三
    發表于 12-21 17:35

    數字鎖相環設計步驟

    '。數字鎖相環設計步驟:根據設計參數要求合理選取R值,通常R不小于8,本文選取R = 20講解。以后文中用到20均指R,而提到10則指R/2。確定5個域的寬度,本例選取5個域等寬。由于R = 20
    發表于 01-12 15:29

    鎖相環

    鎖相環仿真,可以參考一下!
    發表于 08-13 09:11

    鎖相環程序設計思路

    那個對講機的鎖相環的程序怎么寫?是基于STM32單片機的,鎖相環芯片使用的是LMX2337
    發表于 04-09 08:18

    鎖相環在電力系統中的應用

    相比較,得到的值經1/s后的即為電網電壓的相位θ。整個控制過程構成反饋,通過PI達到鎖相的目的。其推導公式如圖3。5、軟件鎖相環的使用電力仿真軟件(如PSCAD、SIMULINK)、硬件控制器中都需要
    發表于 01-04 22:57

    PVA0865AF-LF鎖相環

    `可編程鎖相環(PLL)解決方案有多種尺寸和類型可供選擇。 PLL以整數N或小數N形式提供同時根據帶寬利用無源或有源環路濾波器。 可以通過3線串行接口對其進行快速編程同時提供非常低的雜散抑制和較小
    發表于 04-03 17:00

    SFS11000Y-LF鎖相環

    信號源的任何應用的理想選擇,并且利用微帶或陶瓷諧振器拓撲結構可提供出色的相位噪聲性能。測試儀器雷達系統SFS10500H-LF鎖相環SFS10625H-LF鎖相環SFS10640H-LF鎖相環
    發表于 04-03 17:05

    電荷泵鎖相環電路鎖定檢測的基本原理,影響鎖相環數字鎖定電路的關鍵因子是什么?

    本文介紹了電荷泵鎖相環電路鎖定檢測的基本原理,通過分析影響鎖相環數字鎖定電路的關鍵因子,推導出相位誤差的計算公式。并以CDCE72010 為例子,通過實驗驗證了不合理的電路設計或外圍電路參數是如何影響電荷泵
    發表于 04-20 06:00

    MCU鎖相環的相關資料分享

    在使用K60的過程中發現自己pllinit()不清楚,才發覺自己鎖相環的概念還不懂,so,趕緊補補……鎖相環(PLL: Phase-locked loops)是一種利用反饋(Feedback)控制
    發表于 11-04 08:57

    PLL(鎖相環)電路原理是什么?

    PLL(鎖相環)電路原理是什么?
    發表于 01-21 07:03

    LabVIEW鎖相環(PLL)

    LabVIEW鎖相環(PLL) 鎖相環是一種反饋電路,其作用是使得電路上的時鐘和某一外部時鐘的相位同步。PLL通過比較外部信號的相位和由壓控晶振(VCXO)的相位來實現同步的,在比較的過程中,鎖相環
    發表于 05-31 19:58

    鎖相環如何進行鎖相呢?

    聽說鎖相環可以倍頻,倍頻時輸入輸出頻率都不一樣,如何鎖相呢?
    發表于 04-24 10:14

    模擬鎖相環與數字鎖相環的主要區別在哪里?

    模擬鎖相環與數字鎖相環的主要區別在哪里?
    發表于 04-24 10:48

    鎖相環電路設計與講解!

    我有一個鎖相環電路的pcb板和proteus仿真電路。
    發表于 10-04 07:58
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>