Xilinx 7系列FPGA時鐘資源

本文檔的主要內容詳細介紹的是Xilinx 7系列FPGA時鐘資源的

　　Xilinx7系列FPGA包括四個FPGA系列，它們都是為最低功耗而設計的，以使一個通用設計能夠跨系列擴展以獲得最佳的功率、性能和成本。斯巴達-7系列是7系列產品中密度最低、成本最低的入門級產品。Artix-7系列針對成本敏感、高容量應用，針對每瓦最高性能和每瓦帶寬進行了優化。Kintex-7系列是一種創新型FPGA，針對最佳性價比進行了優化。Virtex-7系列針對最高的系統性能和容量進行了優化。

　　7系列FPGA時鐘資源通過專用的全球和地區I/O和時鐘資源管理復雜和簡單的時鐘要求。時鐘管理塊（CMT）提供時鐘頻率合成、扭曲和抖動過濾功能性。非-在設計時鐘功能時，不建議使用本地路由等時鐘資源。

　　?全局時鐘樹允許設備上的同步元件計時。

　　?I/O和區域時鐘樹允許最多三個垂直相鄰的時鐘區域計時。

　　?CMT，每個CMT包含一個混合模式時鐘管理器（MMCM）和一個鎖相環（PLL），位于I/O列旁邊的CMT列中。為了計時，每個7系列設備被劃分為時鐘區域。

　　?時鐘區域的數量隨設備大小而變化，從最小設備的一個時鐘區域到最大設備中的24個時鐘區域。

　　?時鐘區域包括50個CLB和一個I/O組（50個I/O）的區域中的所有同步元件（例如：CLB、I/O、串行收發器、DSP、塊RAM、CMT），中心有一個水平時鐘行（HROW）。

　　?每個時鐘區域從HROW向上和向下跨越25個CLB，并水平跨越設備的每一側。