如何利用AI解決射頻芯片EDA的全球挑戰？

01

?芯片EDA的全球挑戰

EDA作為集成電路領域的上游基礎工具，對于芯片設計產業的發展的重要價值與貢獻毋容置疑。隨著后摩爾時代，“超越摩爾”與“深度摩爾”的不斷推進，芯片設計迎來了新的挑戰。正如新思科技（Synopsys）所指出的，目前最復雜的芯片設計包含超過1.2萬億個晶體管和40萬個AI優化內核，人類設計師很大程度上難以滿足商業效率的要求。

因此需要借助AI做到更快、更有效、且綜合成本最低的芯片設計。事實上，AI賦能EDA設計已取得驚人突破。以PPAC中的Aera（面積）作為突破口，利用基于AI的設計空間優化（Design Space Optimization，DSO）技術取代傳統的設計空間探索（Design Space Exploration, DSE），成為實現自動化搜索設計空間的最佳解決方案之一。聯發科顯示其使用AI工具將一個關鍵的處理器組件的尺寸縮小了5%，功耗降低了6%。而Cadence用AI幫助一個工程師在10天內將一款5納米的移動芯片的性能提高了14%，并將其功耗降低了3%，而這一工作之前需要10個工程師幾個月才能完成。

02

?射頻芯片：王冠上的明珠

射頻技術是用來發射和接收高頻無線電波能量的技術，而射頻芯片正是用來接收和發射射頻無線電信號的電子芯片。射頻芯片是所有現代無線通信的基石，被譽為模擬芯片王冠上的明珠。2019年進入市場的5G技術打開了射頻行業天花板，QYR Electronic Research Center的研究數據表明，僅全球射頻前端的市場規模在2023年就將達到313億美元，且年復合增長率超過15%。從具體實例來看，一個5G智能手機中射頻器件和電路的數量比4G手機要多2倍以上，而價值也超過4G手機的2-5倍，更是3G手機的10倍以上。未來5G/6G通訊的發展，衛星互聯網（星鏈）的應用，以及萬物智聯的實現，將進一步極大促進射頻技術尤其是射頻芯片的需求和增長。

與數字芯片（CPU，GPU等）極度依賴先進半導體工藝制造技術不同，射頻芯片設計難度極高，常常需要IC工程師“精雕細琢”。射頻芯片設計不僅包含有源電路，還包含大量無源部分如電感，變壓器和匹配網絡等。其中無源器件和電路通常需要結合版圖采用電磁仿真反復迭代，成為射頻設計關鍵難點。

03

?AI賦能射頻設計工具

冉譜微是后EDA時代芯片智能設計工具的開拓者，聚焦利用AI技術設計復雜且多樣性的射頻芯片。創始的科學家團隊，基于在世界頂尖芯片設計公司幾十年的豐富經驗，結合全球領先的AI技術優勢，針對射頻芯片設計難點，推出“計算生成式”射頻集成電路智能生成神器“IC-Prophet”。

“IC-Prophet”可以根據設計者需要達到的設計指標（如電感值，Q值，增益等），直接通過AI算法直接計算尋找到最優設計參數，并利用AI技術生成符合設計規則的GDSII版圖，供射頻電路設計開發人員在任何行業標準設計工具（如Cadence Virtuoso）中直接使用?！癐C-Prophet”從設計方法學上根本性的改變傳統設計流程，免去了設計工程師反復仿真迭代的辛苦，幫助射頻設計工程師極大提高射頻芯片設計的效率和能力。以設計射頻電路中常用的電感為例：

在經過一年工具前期測試和流片驗證之后，冉譜微“IC-Prophet”V1.625 版本已經正式更新上線，目前覆蓋22nm，28nm，40nm，55nm，65nm和130nm等射頻設計常用CMOS工藝節點，以及電感，變壓器，匹配網絡等射頻設計常用的無源器件和電路。

審核編輯：劉清