高速ADC供電指南

高速ADC供電指南
為使高速模數轉換器發揮最高性能，必須為其提供干凈的直流電源。高噪聲電源會導致信噪比(SNR)下降和/或ADC輸出中出現不良的雜散成分。本文將介紹有關ADC電源域和靈敏度的背景知識，并討論為高速ADC供電的基本原則。
模擬電源和數字電源
當今的大部分高速模數轉換器至少都有兩個電源域：模擬電源(AVDD)和數字與輸出驅動器電源(DRVDD)。一些轉換器還有一個附加模擬電源，通常應作為本文所討論的額外AVDD電源來處理。轉換器的模擬電源和數字電源是分離的，以防數字開關噪聲（特別是輸出驅動器產生的噪聲）干擾器件模擬端的模擬采樣和處理。根據采樣信號的不同，此數字輸出開關噪聲可能包含顯著的頻率成分，如果此噪聲返回器件的模擬或時鐘輸入端，或者通過電源返回芯片的模擬端，則噪聲和雜散性能會很容易受其影響而降低。
對于大多數高速模數轉換器，建議將兩個獨立的電源分別用于AVDD和DRVDD。這兩個電源之間應有充分的隔離，防止DRVDD電源的任何數字開關噪聲到達轉換器的AVDD電源。AVDD和DRVDD電源常常采用各自的調節器，然而，如果在這兩個電源之間實現了充分的濾波，則采用一個調節器通常也能獲得足夠好的性能。
ADC電源靈敏度 - PSRR
確定高速ADC對電源噪聲的靈敏度的一個方法是將一個已知頻率施加于轉換器的電源軌，并測量轉換器輸出頻譜中出現的信號音，從而考察其電源抑制性能。輸入信號與輸出頻譜中出現的信號的相對功率即為轉換器在給定頻率下的電源抑制比(PSRR)。下圖顯示了典型高速ADC的PSRR與頻率的關系。此圖中數據的測量條件是將器件安裝于配有旁路電容的評估板上，這種方法能夠顯示典型應用中器件如何響應電源噪聲。注意在這種情況下，轉換器的PSRR在低頻時相對高得多，當頻率高于約10MHz時會顯著下降。