fpga基本結構是什么_全面解析

FPGA（Field－ProgrammableGateArray），即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。

FPGA芯片主要由6部分完成，分別為：可編程輸入輸出單元、基本可編程邏輯單元、完整的時鐘管理、嵌入塊式RAM、豐富的布線資源、內嵌的底層功能單元和內嵌專用硬件模塊。

可編程邏輯塊

如果我們仔細觀察FPGA封裝的內部，我們將看到硅片（技術術語裸片）?？删幊虡嬙毂憩F為可編程邏輯塊陣列，如下圖所示。如果我們用放大鏡“放大查看”，我們可以看到這種構造由沉浸于可編程互連“海洋”中的許多邏輯“島”（可編程邏輯塊）組成。

如果我們進一步放大，我們可以看到，每個可編程模塊都包含有許多數字功能。在這個例子中，我們可以見到一個三輸入的查找表（LUT）、一個復用器和一個觸發器，但重要的是我們要認識到，這些功能的數量和類型對不同系列的FPGA來說是會變化的。

觸發器可以被配置（編程）為寄存器或鎖存器;復用器可以被配置為選擇一個到邏輯塊的輸入或LUT的輸出;LUT可以被配置為代表任何所要求的邏輯功能。

可編程輸入/輸出單元IOE

可編程I/O，可配置成OC門、三態門、雙向IO、單端／差分等；支持各種不同的I/O標準：LVTTL、LVCOMS、SSTL、LVDS、HSTL、PCI等；

Altera器件IOE結構

Altera器件的輸入輸出結構：可配置成三態、輸入／輸出、雙向IO

Altera器件中cyclone系列中的IOE結構是基本的輸入、輸出、使能的觸發器結構。

嵌入式塊RAM（BRAM）

大多數FPGA都具有內嵌的塊RAM，這大大拓展了FPGA的應用范圍和靈活性。塊RAM可被配置為單端口RAM、雙端口RAM、內容地址存儲器 （CAM）以及FIFO等常用存儲結構。RAM、FIFO是比較普及的概念，在此就不冗述。CAM存儲器在其內部的每個存儲單元中都有一個比較邏輯，寫入 CAM中的數據會和內部的每一個數據進行比較，并返回與端口數據相同的所有數據的地址，因而在路由的地址交換器中有廣泛的應用。除了塊RAM，還可以將 FPGA中的LUT靈活地配置成RAM、ROM和FIFO等結構。在實際應用中，芯片內部塊RAM的數量也是選擇芯片的一個重要因素。