<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA之家

文章:880 被閱讀:316.1w 粉絲數:181 關注數:0 點贊數:66

廣告

Alpha半透明圖形疊加算法Matlab+Verilog的設計實現

Alpha通道是一個8位的灰度通道,該通道用256級灰度來記錄圖像中的透明度信息,定義透明、不透明和....
的頭像 FPGA之家 發表于 05-01 10:28 ?297次閱讀
Alpha半透明圖形疊加算法Matlab+Verilog的設計實現

視頻采集與處理入門:BT656標準介紹

一個視頻序列是由N個幀組成的,采集圖像的時候一般有2種掃描方式,一種是逐行掃描(progressiv....
的頭像 FPGA之家 發表于 04-30 11:50 ?616次閱讀
視頻采集與處理入門:BT656標準介紹

Verilog到VHDL轉換的經驗與技巧總結

Verilog與VHDL語法是互通且相互對應的,如何查看二者對同一硬件結構的描述,可以借助EDA工具....
的頭像 FPGA之家 發表于 04-28 17:47 ?564次閱讀
Verilog到VHDL轉換的經驗與技巧總結

深入剖析Xilinx Zynq的前沿優勢

傳感器是任何工業系統,尤其是工業物聯網解決方案的關鍵組成部分。從簡單的溫度測量熱電偶,到結合多個異構....
的頭像 FPGA之家 發表于 04-26 09:56 ?253次閱讀
深入剖析Xilinx Zynq的前沿優勢

揭秘FPGA設計難題:芯片出身也能影響性能表現

2000年的時候,做設計基本都是使用Xilinx公司的Virtex和Virtex-E系列芯片。那時候....
的頭像 FPGA之家 發表于 04-26 09:54 ?271次閱讀

高速串行I/O輕松實現,GTP/GTX工作原理詳解

 芯片到芯片SERDES最初用于盒間通信。但是,因為它能出色地處理同一塊電路板上的芯片間通信,因而在....
的頭像 FPGA之家 發表于 04-11 11:11 ?339次閱讀
高速串行I/O輕松實現,GTP/GTX工作原理詳解

STM32高手進階之路與實用學習步驟

CPU是相通的,相信大部分的同學都學習過單片機,是有一定基礎的。如果你碰到問題,去嘗試了,自己把問題....
的頭像 FPGA之家 發表于 03-13 09:38 ?340次閱讀

FPGA設計的IP和算法應用綜述

IP(Intelligent Property) 核是具有知識產權核的集成電路芯核總稱,是經過反復驗....
的頭像 FPGA之家 發表于 03-07 09:35 ?775次閱讀
FPGA設計的IP和算法應用綜述

在Vivado Synthesis中怎么使用SystemVerilog接口連接邏輯呢?

SystemVerilog 接口的開發旨在讓設計中層級之間的連接變得更加輕松容易。 您可以把這類接....
的頭像 FPGA之家 發表于 03-04 15:25 ?511次閱讀
在Vivado Synthesis中怎么使用SystemVerilog接口連接邏輯呢?

Xilinx和Intel之外,還有誰掌握了&quot;萬能芯片&quot;的密鑰?

集成電路被譽為高端制造業的“皇冠明珠”,而在集成電路里,FPGA又被稱為“萬能芯片”,作為可定制的芯....
的頭像 FPGA之家 發表于 01-23 10:46 ?519次閱讀
Xilinx和Intel之外,還有誰掌握了&quot;萬能芯片&quot;的密鑰?

CPLD和FPGA的區別

CPLD和FPGA都是由邏輯陣列模塊構成的,但是CPLD的LAB基于乘積和宏單元,而FPGA的LAB....
的頭像 FPGA之家 發表于 01-23 09:17 ?480次閱讀

如何利用xilinx器件中LUT的結構特征設計乘法器呢?

卷積占據了CNN網絡中絕大部分運算,進行乘法運算通常都是使用FPGA中的DSP,這樣算力就受到了器件....
的頭像 FPGA之家 發表于 01-19 09:14 ?572次閱讀
如何利用xilinx器件中LUT的結構特征設計乘法器呢?

淺析FPGA的調試-內嵌邏輯分析儀(SignalTap)原理及實例

對于FPGA調試,主要以Intel FPGA為例,在win10 Quartus ii 17.0環境下....
的頭像 FPGA之家 發表于 01-12 09:34 ?1061次閱讀
淺析FPGA的調試-內嵌邏輯分析儀(SignalTap)原理及實例

FPGA系列之“速度等級”選型介紹

大家在進行FPGA選型時都會看見一個參數:Speed Grade,這就是芯片的速度等級。
的頭像 FPGA之家 發表于 01-08 09:20 ?1583次閱讀
FPGA系列之“速度等級”選型介紹

【Vivado約束學習】 時鐘約束介紹

在數字設計中,時鐘代表從寄存器(register)到寄存器可靠傳輸數據的時間基準。
的頭像 FPGA之家 發表于 01-04 09:16 ?996次閱讀
【Vivado約束學習】 時鐘約束介紹

I2C總線的基本用法 I2C總線硬件問題匯總

一般情況下, i2c 設備焊接沒什么問題,按照設備手冊一步步來,基本上就順風順水能夠用起來。如果這么....
的頭像 FPGA之家 發表于 12-26 09:33 ?699次閱讀
I2C總線的基本用法 I2C總線硬件問題匯總

FPGA之Verilog點燈小程序

首先個人用的是QuartusII11.0,開發板用的是CycloneIV的EP4CE6E22C8N芯....
的頭像 FPGA之家 發表于 12-25 09:13 ?862次閱讀

FPGA設計技巧—多時鐘域和異步信號處理解決方案

有一個有趣的現象,眾多數字設計特別是與FPGA設計相關的教科書都特別強調整個設計最好采用唯一的時鐘域....
的頭像 FPGA之家 發表于 12-22 09:04 ?984次閱讀
FPGA設計技巧—多時鐘域和異步信號處理解決方案

Fpga Verilog SDRAM模塊—單字讀寫案例

筆者與SDRAM有段不短的孽緣,它作為冤魂日夜不斷糾纏筆者。筆者嘗試過許多方法將其退散,不過屢試屢敗....
的頭像 FPGA之家 發表于 12-15 09:09 ?822次閱讀
Fpga Verilog SDRAM模塊—單字讀寫案例

國產FPGA都有哪些廠商?

寫了這么多FPGA的文章卻從來沒有涉及過國產FPGA,很多網友甚至不知道還有國產FPGA。下面列舉一....
的頭像 FPGA之家 發表于 12-12 11:30 ?2785次閱讀

FPGA通過SPI對ADC配置簡介(三)3線SPI配置時序分析

AD9249的SPI控制模塊包含4根信號線,即CSB1、CSB2、SDIO以及SCLK。但CSB1、....
的頭像 FPGA之家 發表于 12-12 10:47 ?1246次閱讀
FPGA通過SPI對ADC配置簡介(三)3線SPI配置時序分析

FPGA通過SPI對ADC配置簡介(二)-4線SPI配置時序分析

本篇將以德州儀器(TI)的高速ADC芯片—ads52j90為例,進行ADC的4線SPI配置時序介紹與....
的頭像 FPGA之家 發表于 12-11 09:05 ?879次閱讀
FPGA通過SPI對ADC配置簡介(二)-4線SPI配置時序分析

嵌入式開發中I2C協議詳解

I2C協議中最重要的一點是I2C地址。這個地址有7位和10位兩種形式。
的頭像 FPGA之家 發表于 12-05 09:16 ?583次閱讀
嵌入式開發中I2C協議詳解

TVM編譯器的整體架構和基本方法

有將近兩個月沒有學習一些新東西,更新一下博客了。一直在忙公司的一個項目,是做一款支持LSTM和RNN....
的頭像 FPGA之家 發表于 11-30 09:36 ?1039次閱讀
TVM編譯器的整體架構和基本方法

淺談Verilog HDL代碼編寫風格

消失了好久,沒有寫文章,也沒有做筆記,因為最近再趕一個比賽,時間很緊,昨天周六終于結束了,所以趁著周....
的頭像 FPGA之家 發表于 11-20 10:04 ?357次閱讀
淺談Verilog HDL代碼編寫風格

如何處理cache miss問題以提高加速器效率呢?

帶寬是影響FPGA加速器的重要因素,因為大量的并行計算對數據量要求很大。
的頭像 FPGA之家 發表于 11-16 16:36 ?614次閱讀
如何處理cache miss問題以提高加速器效率呢?

40個單片機晶振問題及解決方法小結

單片機晶振電路中兩個微調電容不對稱會怎樣?相差多少會使頻率怎樣變化?我在檢測無線鼠標的接受模塊時,發....
的頭像 FPGA之家 發表于 11-15 15:54 ?538次閱讀

如何在FPGA中實現高效的compressor加法樹呢?

大規模的整數加法在數字信號處理和圖像視頻處理領域應用很多,其對資源消耗很多,如何能依據FPGA物理結....
的頭像 FPGA之家 發表于 11-08 09:06 ?816次閱讀
如何在FPGA中實現高效的compressor加法樹呢?

靜態時序分析基礎知識

為了確保寄存器在時鐘沿穩定采集數據,那么必須要滿足寄存器的建立,保持時間要求。 建立時間要求:在寄存....
的頭像 FPGA之家 發表于 11-07 09:30 ?369次閱讀
靜態時序分析基礎知識

如何用LUT做一個可動態配置的卷積核呢?

由于卷積核數據在計算過程中保持不變,更新較慢。這樣就可以利用LUT來存儲權重并同時進行乘法運算。
的頭像 FPGA之家 發表于 11-06 09:07 ?510次閱讀
如何用LUT做一個可動態配置的卷積核呢?
亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>