<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

在Vivado中構建AMD Versal可擴展嵌入式平臺示例設計流程

Comtech FPGA ? 來源:FPGA FAE技術分享選集 ? 2024-04-09 15:14 ? 次閱讀

一 簡述

為了應對無線波束形成、大規模計算和機器學習推斷等新一代應用需求的非線性增長,AMD 開發了一項全新的創新處理技術 AI 引擎,片內集成該AI Engine的FPGA系列是Versal 自適應計算加速平臺 (ACAP) 。

ff5beaca-f63f-11ee-a297-92fbcf53809c.png

有很多文檔都描述了AI Engine的架構和性能參數,但是看完這些后,現實中遇到的問題最多的是這個AI Engine到底怎么用,在Vivado中怎么調用,數據怎么跟PL、ARM之間進行交互,數據怎么給AIEngine運算,計算后的結果又怎么獲取,有沒有相關的例程等等。我想通過以下教程從Vivado建工程、添加 AI 引擎和應用、Vitis Unified裸機應用程序并生成bin文件在硬件上跑起來一個完整的步驟來告訴大家AI Engine是怎么用起來的,通過這個例子能夠讓大家熟悉Vivado和Vitis Unified IDE對AIE怎么操作。

作者在創建本文例程時使用的開發工具版本是VitisUnified 2023.2。

二 AI Engine裸機應用創建的流程

流程分為以下四個步驟,如下圖所示:

ff7e12f8-f63f-11ee-a297-92fbcf53809c.png

步驟一:定制平臺的創建

構建硬件平臺是設計的起點,將用于構建 Vitis 軟件平臺應用程序。在本教程的這一步驟中,描述了如何創建新平臺的示例。首先使用 AMD Vivado設計套件中的AI引擎構建硬件系統。

1.在Vivado中構建AMD Versal可擴展嵌入式平臺示例設計

1)啟動Vivado,然后在歡迎窗口中選擇Open Example Project;

2)先單擊Next,在Templates選擇頁面中選擇VersalExtensible Embedded Platform,點擊Next;

3)將此項目命名為custom_pfm_vck190或者自定義并單擊Next;

4)在開發板選擇頁面中,這里選擇的是Versal VCK190 Evaluation Platform,點擊Next;

5)在設計預設頁面中,保持默認設置。請注意,示例中的可擴展平臺AI引擎已添加;

ff957132-f63f-11ee-a297-92fbcf53809c.png

6)單擊Finish完成示例工程的創建,Vivado自動使用剛剛創建的模板設計打開 Vivado項目,可以打開Block Deisgn來查看平臺設計的詳細信息。通過使用預構建的可擴展平臺模板,可以輕松獲得經過驗證的平臺硬件設計,以繼續下一步。在實際的設計開發過程中,可以使用它作為baseline設計并在此基礎上進行進一步的修改;

ffbbff82-f63f-11ee-a297-92fbcf53809c.png

7)在Vivado左側的Flow Navigator 面板中單擊GenerateBlock Design,單擊Generate,然后等待該過程完成;

注意:生成模塊設計時,Vivado會顯示嚴重警告,這是因為中斷控制器IP有一個未連接的輸入??梢院雎?,因為Vitis稍后會在流程中自動連接該輸入。

8)從Vivado菜單中單擊File,然后選擇Export -> ExportPlatform,點擊Next;

A.在第二頁上,選擇Hardware and hardware emulation作為平臺類型,單擊Next;

ffc32a64-f63f-11ee-a297-92fbcf53809c.png

B.在第三頁上選擇Pre-synthesis,單擊Next;

ffdd8968-f63f-11ee-a297-92fbcf53809c.png

C.在第四頁上,添加平臺名稱,單擊Next;

ffefb00c-f63f-11ee-a297-92fbcf53809c.png

D.在第五頁中,設置XSA的名稱,然后單擊Finish;

00062986-f640-11ee-a297-92fbcf53809c.png

9)導出硬件平臺后關閉Vivado工程。

2. 在 Vitis 軟件平臺中構建平臺

1)打開 Vitis Unified,然后選擇一個工作區;

2)在歡迎頁面上,選擇Create PlatformComponent,或選擇File -> New Component ->Platform;

3)將平臺組件名稱設置為base_pfm_vck190,然后單擊Next;

00343dda-f640-11ee-a297-92fbcf53809c.png

4)選擇Hardware Design并使用上一步Vivado導出的 XSA,然后單擊Next;

00484af0-f640-11ee-a297-92fbcf53809c.png

5) 將操作系統設置為aie_runtime,將處理器設置為ai_engine,然后單擊Next,接著再單擊Finish完成平臺組件創建;

007ad538-f640-11ee-a297-92fbcf53809c.png

6)然后通過在流程導航器中單擊Build并選擇base_pfm_vck190組件來構建平臺;

00ad7e02-f640-11ee-a297-92fbcf53809c.png

注意:如果后面要更改XSA文件,單擊位于該平臺組件的Settings文件夾中的 vitis-comp.json,然后單擊Switch XSA;

7)生成的平臺可以在base_pfm_vck190/export中找到。

00d3e966-f640-11ee-a297-92fbcf53809c.png

在此步驟中,從Vivado Design Suite中開始創建硬件平臺,然后根據導出的XSA文件在Vitis Unified軟件平臺中構建平臺。下一步驟,將使用Vitis Unified中的平臺構建AI Engine應用程序。

步驟二:創建AI引擎應用

在這一步驟中,將學習如何從模板創建新的AI Engine應用程序工程,并運行Emulation-AIE程序。

1. 新建一個AI Engine應用項目

1)如果已關閉 Vitis UnifiedIDE,將其打開,使用步驟一中相同的工作區;

2)單擊View -> Examples查看隨Vitis Unified安裝的應用實例;

3)在AI Engine Examples ->Installed AI Engine Examples下選擇Simple,并單擊Create AI Engine Component from Template;

00eb4b2e-f640-11ee-a297-92fbcf53809c.png

注意:在Simple模板的描述中,它表示該模板僅適用于AIE仿真和SW(x86)仿真。在下面步驟中,將學習如何使其在硬件上運行。

4)將AIE組件名稱設置為simple_aie_application,然后單擊Next;

011ff5b8-f640-11ee-a297-92fbcf53809c.png

5)在Select Platform頁面中,選擇要使用的平臺,選擇剛剛創建的base_pfm_vck190平臺, 單擊Next,然后下一頁面中單擊Finish;

014c7fa2-f640-11ee-a297-92fbcf53809c.png

6)該Simple模板導入了兩個文件夾:

A.Src文件夾包含kernelsgraph的源代碼;

B.Data文件夾包含仿真輸入的數據input.txt)和正確的輸出數據 (golden.txt)。

01599fc0-f640-11ee-a297-92fbcf53809c.png

7)打開文件project.h查看graph,可以看到該AIE示例graph有一個輸入和一個輸出,并實現了具有相同功能的兩個內核,第一個內核的輸出提供給第二個內核;

0170ede2-f640-11ee-a297-92fbcf53809c.png

first = kernel::create(simple);

second = kernel::create(simple);

adf::connect(in.out[0], first.in[0]);

connect(first.out[0], second.in[0]);

connect(second.out[0], out.in[0]);

該graph的圖形表示如下:

0190f862-f640-11ee-a297-92fbcf53809c.png

8)打開kernels/kernels.cc文件查看內核中實現哪些功能,可以看到這是一個簡單的計算,將輸入的實部和虛部相加給輸出的實部,輸入的實部減去虛部給輸出的虛部。

01ad648e-f640-11ee-a297-92fbcf53809c.png

2.構建項目并通過Emulation-AIE運行

1)在流程導航器中,確保選擇simple_aie_application組件,然后單擊AIE SIMULATOR / HARDWARE下的Build;

2)Bulid完成后,要運行 System C 仿真(Emulation-AIE或AIE SIMULATOR),在 Flow 導航器中,確保選擇simple_aie_application組件,然后單擊AIE SIMULATOR / HARDWARE下的Run;

01cd2fee-f640-11ee-a297-92fbcf53809c.png

3)在控制臺中可以看到仿真成功運行,輸出數據文件已經生成build/aiesimulator_output

/data/output.txt,可以將文件output.txt與golden.txt文件里面數據進行比較,output.txt與golden.txt數據一樣。

01e39ff4-f640-11ee-a297-92fbcf53809c.png ? 步驟三:系統集成

在這一步驟中,將學習如何將 HLS 中的可編程邏輯 (PL) 內核添加到系統項目中,并構建整個系統。

1.修改graph以用于硬件構建 步驟二已經創建了一個可以在AI Engine陣列上運行的應用程序,現在需要修改AI Engine graph以便在硬件中使用,并使用 Vitis 編譯器 (V++) 將AI Engine陣列連接到PL;project.cpp中的main函數不會在硬件運行中使用,因此需要添加一個開關(#ifdefined(...)),以便在硬件構建時不考慮這個main函數; 0212772a-f640-11ee-a297-92fbcf53809c.png

2.添加 PL 內核

在此示例中,使用 HLS 內核用于連接memory和 AXI4-Stream 接口,以便memory和 AXI4-Stream接口之間的數據交互;

mm2s kernel:從memory讀取數據并將其輸入到AI Engine陣列中;

s2mm kernel:從AI Engine陣列接收輸出數據并將其寫入memory。

1)在 Vitis Unified IDE 中,單擊File -> New Component -> HLS;

2)將第一個組件命名為mm2s并單擊Next;

3)在Configuration File頁面中,保留默認設置(Empty File),然后單擊Next;

4)在Source Files頁面中,添加mm2s.cpp文件;

02344990-f640-11ee-a297-92fbcf53809c.png

5)在同一頁面

中,將mm2s函數設置為top function(點擊Browse并選擇mm2s),然后單擊Next;

025c721c-f640-11ee-a297-92fbcf53809c.png0278d060-f640-11ee-a297-92fbcf53809c.png

6)在

Hardware選擇平臺頁面中,選擇剛剛創建的base_pfm_vck190平臺,點擊Next;

7)在

Settings頁面中flow_target下選擇Vitis KernelFlow Target,package.output_format下選擇Generate Vitis XO,單擊Next,然后單擊Finish;

029acb34-f640-11ee-a297-92fbcf53809c.png

8)重

復以上1 到 7 ,使用s2mm.cpp文件創建一個名為s2mm的 HLS 組件。

3. 配置硬件鏈接項目

剛剛已經導入了kernels,現在我們需要告訴 Vitis Linker如何將所有組件連接在一起

1)在Vitis Unified IDE中單擊File -> New Component -> System Project創建一個新的系統項目組件;

2)將此系統組件命名為simple_aie_application_system_project并單擊Next;

3)在Platform頁面中選擇剛剛創建的base_pfm_vck190平臺;

4)跳過Embedded Component Paths頁面(單擊Next),此頁面用于運行 Linux 的系統,這個示例是裸機系統,所以不用管,然后在下一面中單擊Finish;

5)打開simple_aie_application_system_project-> Settings

下名為vitis-sys.json 的設置文件,然后單擊文件底部Components部分中的add Existing Component,單擊HLS并選擇mm2ss2mm組件;

02c90d96-f640-11ee-a297-92fbcf53809c.png

6)再次單擊文件底部Components部分中的add Existing Component,單擊AIEngine并選擇simple_aie_application組件;

7)現在需要告訴 Vitis 編譯器系統的連接情況,此步驟是使用配置文件完成的。仍在設置文件vitis-sys.json中,在Hardware LinkSettings下單擊binary_container_1展開,然后單擊hw_link/binary_container_1-link.cfg;

02d3fe9a-f640-11ee-a297-92fbcf53809c.png

binary_container_1-link.cfg顯示更改為Source Editor,并在[connectivity]下添加以下行;

02f04942-f640-11ee-a297-92fbcf53809c.png

以上計算單元的命名規則參照Vitis Unified Software Platform Documentation: ApplicationAcceleration Development (UG1393);

8)在binary_container_1-link.cfg頁面中,將顯示更改回Settings Form并啟用Exporthardware (XSA)。

03176144-f640-11ee-a297-92fbcf53809c.png

4.構建系統

1)在Vitis Unified IDE的流程導航器中,確保選擇了simple_aie_application_system_project并單擊HARDWARE -> LINK - binary_container_1下的Build Binary Container,當彈出頁面要求構建組件(simple_aie_application、mm2s 和 s2mm)時,全選上后單擊OK開始編譯,編譯過程需要一些時間才能完成,依次編譯AI Engine應用工程、HLS硬件內核工程、硬件鏈接工程,過一段時間后系統可以成功構建并沒有錯誤;

032ccb2e-f640-11ee-a297-92fbcf53809c.png

2)可以打開生成的Vivado工程

/simple_aie_application_system_project/build/hw/hw_link/binary_container_1/binary_container_1/vivado/vpl/prj/prj.xpr來查看編譯結果,可以看到 Vitis 編譯器添加了兩個HLS IP(mm2ss2mm),并將它們連接到memory(NOC)和 AIEngine IP。

034934ee-f640-11ee-a297-92fbcf53809c.png ? 0365186c-f640-11ee-a297-92fbcf53809c.png

在下一步驟中,將創建一個處理系統 (PS) 裸機應用程序,并用它來運行該系統。

步驟四:PS 應用程序的創建和運行

在這一步驟中,將學習如何使用上面步驟中生成的XSA構建PS裸機應用程序,然后編譯并運行整個系統。

1.在裸機Domain中創建一個新平臺

1)在 Vitis Unified IDE 中,工作區目錄與上面步驟中相同,單擊File -> New Component-> Platform;

2)將平臺項目名稱設置為AIE_A-to-Z_pfm_vck190,然后單擊Next;

3)使用上面步驟中生成的XSA,可以在以下位置找到該XSA:

/simple_aie_application_system_project/build/hw/hw_link/binary_container_1.xsa,單擊Next;

038620d4-f640-11ee-a297-92fbcf53809c.png

4)將Operating system設置為standalone,將Processor設置為psv_cortexa72_0,單擊Next,然后下一頁面中單擊Finish;

03a3cd96-f640-11ee-a297-92fbcf53809c.png

5)編譯平臺。

2.創建裸機的AI引擎控制應用程序

1)在 Vitis Unified IDE 中單擊File -> New Component -> Application創建一個新應用程序;

2)將應用程序的名稱設置為A-to-Z_app并單擊Next;

3)選擇剛剛創建的AIE_A-to-Z_pfm_vck190作為平臺,然后單擊Next;

4)選擇 A72_0 domain(standalone_psv_cortexa72_0),單擊Next,然后在下一頁面中單擊Finish;

5)右鍵單擊A-to-Z_app工程下的src文件夾,然后單擊Import -> Files;

6)將aie_control.cpp從simple_aie_application project工程中( simple_application/build/hw/Work/ps/c_rts/aie_control.cpp)導入到src文件夾中;

7)從文章末下載鏈接下載main.cpp導入到文件夾src中,瀏覽main.cpp文件的內容,可以看到代碼正在初始化輸入數據和輸出數據的內存空間,需要注意的是這里使用.init().run()APIs 來控制AI引擎:

printf("Starting AIE Graph ");

printf("GraphInitialization ");

mygraph.init();

printf("Done ");

printf("- ");

printf("Running Graph for 4iterations ");

mygraph.run(4);

從系統中啟用AI引擎graph有兩種方式:

A. 在 PDI 中啟用graph,這表示該graph將在BOOT 期間啟動并永遠運行;

B.使用.init().run()

APIs從PS程序中啟動AI引擎graph,本例中就是使用的該啟動方式。

8)在A-to-Z_app 組件下,打開Settings下的UserConfig.cmake,在Directories中的Include Paths (-I)里添加以下目錄:

A./simple_aie_application/src;

B.$ENV{XILINX_VITIS}/aietools/include。

03c80d6e-f640-11ee-a297-92fbcf53809c.png

9)仍在UserConfig.cmake文件中的Libraries部分中添加以下:

A.在Libraries (-l)里添加adf_api;

B.在Librarysearch path (-L)里添加$ENV{XILINX_VITIS}/aietools/lib/aarchnone64.o。

03ddb7ea-f640-11ee-a297-92fbcf53809c.png

10)修改Linker Script以增加 AIE 庫的heap;

A.展開A-to-z_app組件;

B.在src目錄中,單擊lscript.ld打開該項目Linker Script;

C.在Linker Script中將heap大小修改為0x100000(1MB)。

03f7e516-f640-11ee-a297-92fbcf53809c.png ?

11)構建組件A-to-Z_app。

3.打包整個系統

1) 展開simple_aie_application_system_project,在Settings目錄中,單擊打開vitis-sys.json,然后單擊Package Settings下的package.cfg配置文件;

041e0d2c-f640-11ee-a297-92fbcf53809c.png

2)在package.cfg的General部分的 Baremetal Elf 設置中添加以下內容,告訴打包程序添加應用程序可執行文件,并在A72處理器上運行它;

../../../../A-to-Z_app/build/A-to-Z_app.elf,a72-0

042e8ef4-f640-11ee-a297-92fbcf53809c.png

3)在AI Engine部分中,選擇Do not enable cores選項,取消選擇Enabledebug選項;

0446d978-f640-11ee-a297-92fbcf53809c.png

4)編譯用于硬件仿真的simple_aie_application_system_project項目(單擊Flow 導航器中HARDWARE EMULATION下的Build All )。

4.在Hardware Emulation中運行系統

現在整個系統已經構建完成,可以在 hardware emulation中對其進行測試;

1)選中simple_aie_application_system_project,在流程導航器中,單擊HARDWARE EMULATION下的StartEmulator;

04802052-f640-11ee-a297-92fbcf53809c.png

2)在Start Emulator彈出窗口中,保留默認設置并單擊Start;

049aa4ea-f640-11ee-a297-92fbcf53809c.png

注意:可以使能Show Waveform選項打開Vivado Simulator,并觀察 PL 信號的波形,如果使能了此選項,請確保在Vivado Simulator中運行simulation,因為 QEMU將等待它。

3)可以在Vitis控制臺中看到應用程序成功運行且沒有錯誤;

04b38f46-f640-11ee-a297-92fbcf53809c.png

4)要停止Emulator,單擊流程導航器中Start Emulator上的ⅹ。

04ce392c-f640-11ee-a297-92fbcf53809c.png

5.針對硬件構建系統

在硬件中運行系統之前,需要重建系統以針對硬件;為硬件編譯構建simple_aie_application_system_project項目(單擊Flow 導航器中HARDWARE下的Build All )。

6.在硬件中運行系統

使用 SD 卡運行應用程序:

1)正確連接好開發板的電源線、JTAG USB 線、UART USB 線,并將啟動模式設置為 SD 啟動;

2)展開simple_aie_application_system_project組件下的Output -> hw -> package,在該package目錄中,有一個sd_card.img文件;

04ffb416-f640-11ee-a297-92fbcf53809c.png

3)使用balenaEtcher工具將sd_card.img燒錄到SD卡中;

4)啟動連接到VCK190 COM端口的UART終端;

5)將 SD 卡插入開發板,然后打開開發板電源,可以看到應用程序成功運行,沒有錯誤。

05277438-f640-11ee-a297-92fbcf53809c.png

三總結

在本文中,基于 VCK190評估板,在Vivado中創建了一個通用的硬件平臺并導出,在Vitis Unified中將 AI Engine 內核和 PL 內核添加到系統中,并構建了 PS 裸機應用程序來控制系統,并在HARDWARE EMULATION和硬件中運行成功。通過以上步驟可以知道怎么把Versal的AIE用起來,希望能夠幫助大家盡快能將AMD Versal中這一全新的創新處理技術AI引擎運用到項目或者產品中。

下一篇文章會基于這篇文章介紹創建一個運行Linux操作系統的Vitis平臺,并在該平臺上運行AI引擎工程。



審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Linux系統
    +關注

    關注

    4

    文章

    572

    瀏覽量

    26954
  • 機器學習
    +關注

    關注

    66

    文章

    8155

    瀏覽量

    130771
  • 數據交互
    +關注

    關注

    0

    文章

    28

    瀏覽量

    10428
  • 中斷控制器
    +關注

    關注

    0

    文章

    59

    瀏覽量

    9384
  • Vivado
    +關注

    關注

    18

    文章

    791

    瀏覽量

    65291

原文標題:Versal裸機使用AI Engine的完整流程

文章出處:【微信號:Comtech FPGA,微信公眾號:Comtech FPGA】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    AMD Versal系列CIPS IP核建立示例工程

    接著上一篇“AMD Versal系列CIPS IP核介紹”文章來進一步講解如何來建立CIPS IP核示例工程。
    的頭像 發表于 12-05 13:34 ?357次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>系列CIPS IP核建立<b class='flag-5'>示例</b>工程

    【ALINX 技術分享】AMD Versal AI Edge 自適應計算加速平臺Versal 介紹(2)

    【ALINX 技術分享】AMD Versal AI Edge 自適應計算加速平臺Versal 介紹,以及Versal 芯片開發
    的頭像 發表于 03-07 16:03 ?361次閱讀
    【ALINX 技術分享】<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> AI Edge 自適應計算加速<b class='flag-5'>平臺</b>之 <b class='flag-5'>Versal</b> 介紹(2)

    AMD Versal SoC刷新邊緣AI性能,單芯片方案驅動嵌入式系統

    宣布擴展 AMD Versal? 自適應片上系統( SoC )產品組合,推出全新第二代 Versal AI Edge 系列和第二代 Versal
    的頭像 發表于 04-11 09:06 ?2052次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> SoC刷新邊緣AI性能,單芯片方案驅動<b class='flag-5'>嵌入式</b>系統

    用OpenCV和Vivado HLS加速基于Zynq SoC的嵌入式視覺應用開發

    設計流程  為了進一步幫助嵌入式視覺開發人員創建Smarter Vision系統,賽靈思Vivado增加了對OpenCV計算機視覺算法庫
    發表于 04-21 15:49

    嵌入式Linux系統內核抽象的動態擴展技術

    應用于操作系統的動態擴展技術主要有四種:微內核技術、擴展內核技術、解釋器技術/JOS技術和內核下載技術/LKM技術\[1,2\]。這叁種技術已經
    發表于 10-26 09:22

    嵌入式Linux系統內核抽象的動態擴展技術

    應用于操作系統的動態擴展技術主要有四種:微內核技術、擴展內核技術、解釋器技術/JOS技術和內核下載技術/LKM技術\[1,2\]。這叁種技術已經
    發表于 10-28 09:53

    嵌入式Linux系統內核抽象的動態擴展技術

    (2003年底推出的Linux2.6內核實現了一定程度上的搶占性),所以,進行嵌入式Linux系統動態擴展性研究開發時,首要的問題是擴展
    發表于 04-04 17:12

    一個基于Linux2.6.16的嵌入式風力發電監控系統開發平臺構建

    操作系統隨之誕生。這種嵌入式系統能適用于對功能、可靠性、成本、體積、功耗要求嚴格的應用系統。而在眾多嵌入式操作系統,Linux以其體積小、裁減、運行速度快、網絡性能優良、源碼公開等
    發表于 07-25 06:56

    一種擴展嵌入式網絡平臺的解決方案

    一種擴展嵌入式網絡平臺的解決方案
    發表于 05-26 07:10

    主流的嵌入式平臺有哪幾種

    ,與普通電子產品相比,嵌入式產品的開發流程又有其特殊之處。它包含嵌入式軟件和嵌入式硬件兩大部分,針對嵌入式硬件和軟件的開發,
    發表于 10-28 10:03

    利用Yocto構建嵌入式Linux的教程

    (LTS),圖中所有示例為實際測試截圖,有問題請給我留言。更多嵌入式精彩內容,請關注微信公眾號:嵌入式Linux那些事兒1 構建主機要求1.1 支持的Linux發行版Yocto Pro
    發表于 11-04 08:16

    如何構建嵌入式系統平臺

    我對嵌入式系統平臺的定義很簡單:能讓電子產品的原因程序得以順利開發的環境,主要包括;系統軟件與驅動程序硬件平臺開發環境(compiler、調試與下載工具)模擬器程序編寫規范所以,
    發表于 12-17 06:07

    AMD Versal SoC全新升級邊緣AI性能,單芯片方案驅動嵌入式系統

    宣布擴展 AMD Versal? 自適應片上系統( SoC?)產品組合,推出全新第二代 Versal?AI Edge?系列和第二代 Versal
    的頭像 發表于 04-09 21:32 ?416次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> SoC全新升級邊緣AI性能,單芯片方案驅動<b class='flag-5'>嵌入式</b>系統

    AMD推出第二代Versal器件,為AI驅動型嵌入式系統提供端到端加速

    2024 年 4 月 9 日,德國紐倫堡(國際嵌入式展)——AMD(超威,納斯達克股票代碼:AMD )今日宣布擴展 AMD
    的頭像 發表于 04-10 10:25 ?164次閱讀

    AMD Versal? Adaptive SoC CPM PCIE PIO EP設計CED示例

    本文可讓開發者們看懂 AMD Vivado Design Tool 2023.2 中的“AMD Versal Adaptive SoC CPM PCIE PIO EP 設計”CED
    的頭像 發表于 05-10 09:39 ?120次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>? Adaptive SoC CPM PCIE PIO EP設計CED<b class='flag-5'>示例</b>
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>