<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

高速 112G 設計和通道運行裕度

jf_pJlTbmA9 ? 來源:Cadence楷登 ? 作者:Cadence楷登 ? 2023-12-05 14:24 ? 次閱讀

作者:Vinod Khera,文章來源: Cadence楷登微信公眾號

移動數據的迅速攀升,蓬勃發展的人工智能機器學習AI / ML)應用,和 5G 通信對帶寬前所未有的需求對現有云數據中心的服務器、存儲和網絡架構形成了巨大壓力。這些頗具挑戰性的應用需要高 I / O 帶寬和低延遲通信的支持。

由于超大規模數據中心需要 12.8Tbps 甚至更高的網絡交換帶寬,ASICs 和 SoC 對 112G SerDes IP 的需求也應運而生。Cadence 的 112G SerDes 技術具有卓越的長距性能、優秀的設計裕度、優化的功耗和面積,是下一代云網絡、AI / ML 和 5G 無線應用的理想選擇。

SerDes PHY IP 支持 PAM4 和 NRZ 信號調制,以及從 1G 到 112G 的數據傳輸速率,采用業界領先的模擬-數字轉換器ADC),時鐘數據恢復(CDR)和數字信號處理(DSP)技術,可支持 40dB 以上的通道。該技術可實現背板、直連電纜(DAC)、芯片到芯片、以及芯片到模組間的高速數據傳輸,實現高性能計算(HPC)SoC。采用了 7nm 制程工藝的 Cadence? 112Gbps 多速率 PAM4 SerDes IP 助力達成業界領先的功耗、性能和面積(PPA)目標,面向下一代云端架構和電信數據中心打造高端口密度的網絡產品。

高速 SerDes 的市場趨勢

56G / 112G SerDes IP 屬于高速 I / O,支持超大規模計算客戶所需的指數級流量增長,推動制定采用 8 條 112G 鏈路的 800G 標準。業界龍頭企業已發布了 25.6TB 交換機產品,下一代 51.2TB 產品也即將推出。這些高帶寬交換機會使用ASICs,并將 112G PAM4 SerDes 作為基礎 IP。支持 51.2TB 交換機的吞吐量需要大量的 I / O,但將其整合至同一個 SoC 則是一大挑戰,在封裝設計和功耗管理方面都需要作出突破。

在即將推出的協同封裝硅片(CPO)解決方案中,裸片和光學多晶粒被集成到同一個封裝中,以此避免在 PCB 板上的長距離布線,并擁有更高的吞吐量。得益于支持多插槽配置和芯片間互聯的高速 I / O 接口,高帶寬以及低延遲,112G SerDes 的另一個應用場景是 AI / ML SoC。5G 應用同樣需要高帶寬,112G SerDes 也是理想的選擇。

挑戰

112G SerDes 技術可以滿足數據密集型應用對高速互聯的需求。但是,長距離連接需要更先進的服務器和網絡設備,其設計本身就是巨大的挑戰。由于奈奎斯特頻率的翻倍,112G 系統的通道損失遠超過 56G 系統,解決這一問題需要新的 SerDes 設計方法,如圖一所示。

wKgZomVdjUeAb9H1AAQ0N3IROAA111.png

由于系統中的設計缺陷,112G 的部署也面臨挑戰,如圖二所示。SoC 封裝,封裝到母板阻抗失配,前面板和背板的串擾以及噪聲耦合等設計問題均會對誤碼率(BER)產生顯著影響。由于更小的 UI 和更低的 SNR,我們在采用 112G 數據速率的過程中還會遇到更大的挑戰。

因此,在設計階段就確??傮w通道性能滿足 IEEE 標準至關重要。通道性能不應僅依據插入損耗判斷。IEEE 標準指出,應將通道運行裕度(COM)作為測量標準。通過預先規定 COM 的最小值,這一標準允許設計師在滿足 BER 規范的前提下自行選擇優化信號缺陷和均衡方案。在包括 RX / TX 規范、串擾、抖動、碼間干擾(ISI)和噪聲等多維設計空間中,優秀的設計應該考慮 COM 的最大值。COM 的目的是用最少的指定 SerDes 對系統中的通道進行表征化,但是 COM 也可以檢查高速串行系統的互操作裕度。根據 IEEE 802.3ck 規范對 112G 的規定,COM 裕度不得小于 3dB。

Cadence 112G SerDes PHY IP

wKgZomVdjUiAQYmBAAW0KSU-SuY055.png

為了補償上述提及的無法避免的設計缺陷和挑戰,IP 供應商為其 IP 設計了更高的裕度。Cadence 112G Extended Long-Reach(ELR)PHY IP 提供額外的性能裕度,通過反射消除和增強的 DSP 來應對設計缺陷。這些增強讓我們為高損耗和高反射的通道提供更高的裕度。這些對生產系統行之有效的特性包括:

基于第四代設計和優化的成熟解決方案

在 Cadence 測試芯片和客戶產品上經過驗證的架構

超越 IEEE 規范的性能

編程的反射消除邏輯可有效減少設計缺陷,并降低產品生產風險,加速上市進度

基于固件的調整,智能功耗優化和片上溫度傳感器等內置智能工具

關于 Cadence

Cadence 在計算軟件領域擁有超過 30 年的專業經驗,是電子系統設計產業的關鍵領導者?;?a target="_blank">公司的智能系統設計戰略,Cadence 致力于提供軟件、硬件和 IP 產品,助力電子設計從概念成為現實。Cadence 的客戶遍布全球,皆為最具創新能力的企業,他們向超大規模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業和醫療等最具活力的應用市場交付從芯片、電路板到完整系統的卓越電子產品。Cadence 已連續八年名列美國財富雜志評選的 100 家最適合工作的公司。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 封裝
    +關注

    關注

    124

    文章

    7390

    瀏覽量

    141386
  • 服務器
    +關注

    關注

    12

    文章

    8297

    瀏覽量

    83216
  • 數據中心
    +關注

    關注

    15

    文章

    4309

    瀏覽量

    70875
  • SerDes
    +關注

    關注

    6

    文章

    179

    瀏覽量

    34603
收藏 人收藏

    評論

    相關推薦

    112G 以太網 PHY 的設計挑戰和演進之路

    112G SerDes 或 PHY 技術,未來將采用 224G SerDes。正如 Arista Network 聯合創始人兼董事長 Andreas Bechtolsheim 在圖 1 中強調的那樣
    發表于 01-31 10:21 ?2045次閱讀

    高速板材為什么貴?單看這一點你們就明白了!

    的基頻速率,14GHz可以對應25G的nrz信號,也因為對應搭配56G的pam4信號。而28GHz則對應目前比較top的112G的應用了。 如果覺得無源的損耗也不是很直觀的話,那我們把損耗轉化為時域的眼
    發表于 04-09 10:43

    什么是CAD線纜?線纜的使用技巧

    在繪制電氣CAD圖紙的過程中,生成設備表是必不可少的。那么生成設備表的過程中需要統計線纜長度時考慮到實際工程的情況,此時便需要用到浩辰CAD電氣軟件中的線纜功能了。那么什么是CAD線纜
    發表于 05-20 09:48

    精品資料推薦:《112G 高速互連白皮書》免費下載

    。ODCC 網絡工作組 2021 年 12 月正式啟動《112G 高速互連白皮書》項目開發工作。項目主要圍繞基于 112Gbps SerDes 下的網絡設備高速系統設計、系統測試方案及
    發表于 09-28 10:43

    Credo于TSMC 2018南京OIP研討會首次公開展示7納米工藝結點112G SerDes

    Credo 在2016年展示了其獨特的28納米工藝節點下的混合訊號112G PAM4 SerDes技術來實現低功耗100G光模塊,并且快速地躍進至16納米工藝結點來提供創新且互補的112G連接
    的頭像 發表于 10-30 11:11 ?5316次閱讀

    聯發科112G遠程SerDes芯片可滿足特定需求

    聯發科技(MediaTek)宣布,其ASIC服務將擴展至112G遠程(LR)SerDes IP芯片。MediaTek的112G 遠程 SerDes采用經過硅驗證的7nm FinFET制程工藝,使數據中心能夠快速有效地處理大量特定類型的數據,從而提升計算速度。
    的頭像 發表于 11-12 10:04 ?4920次閱讀

    MediaTek ASIC服務推出硅驗證的7nm制程112G遠程SerDes IP

    MediaTek今日宣布,其ASIC服務將擴展至112G遠程(LR)SerDes IP芯片。MediaTek的112G 遠程 SerDes采用經過硅驗證的7nm FinFET制程工藝,使數據中心能夠快速有效地處理大量特定類型的數據,從而提升計算速度。
    發表于 11-12 14:22 ?826次閱讀

    基于臺積電5nm制程工藝 112G SerDes連接芯片發布

    中的蘋果M1 SoC,現在這個列表中又新添一名成員,它就是基于臺積電5nm制程工藝 112G SerDes連接芯片。近日,Marvell宣布了其基于DSP的112G SerDes解決方案的授權。 現代
    的頭像 發表于 04-19 16:40 ?2316次閱讀

    112G PAM4 DAC如何實現機柜內布線

    隨著數據速率不斷攀升,在112Gbps PAM4下,DAC傳輸距離縮減至兩米,但這個長度可能不足以將架頂式(TOR)交換機與機架較低位置的服務器連接起來,那該如何實現112G PAM4 DAC的部署呢?
    的頭像 發表于 06-17 15:45 ?1942次閱讀
    <b class='flag-5'>112G</b> PAM4 DAC如何實現機柜內布線

    自動化建模和優化112G封裝過孔——封裝Core層過孔和BGA焊盤區域的阻抗優化

    的 UI 和更低的 SNR,在采用 112G 數據速率的過程中會遇到更大的挑戰。解決這一問題需要綜合考慮 RX / TX 規范、串擾、抖動、碼間干擾(ISI)和噪聲等多種因素,IEEE 標準也推出了通道運行裕度(COM)和有效回
    的頭像 發表于 12-07 10:58 ?1464次閱讀

    112G 高速I/O互連產品,為數字化轉型加速

    (以下簡稱“TE”)一直都在。近期 TE 再推新品-QSFP 112G 1xSMT 連接器與籠,進一步助力您的快速數據傳輸需求! 新品系列概覽 該產品系列在設計上支持 112G-PAM4 信號調制,每端口總數據速率可達 400 Gbps,具有信號完整性、高密度性和卓越散熱
    的頭像 發表于 09-04 12:56 ?402次閱讀

    400G QSFP112—助力IDC數據中心升級

    隨著IDC數據中心不斷的發展,光模塊向著更高速率、更小的尺寸和更低損耗不斷升級,以適應不同使用場景。光模塊一般采用提高單通道比特速率、增加通道數或改變調制方式來實現光模塊的速率升級。如上圖所示
    的頭像 發表于 10-20 09:49 ?508次閱讀
    400G QSFP<b class='flag-5'>112</b>—助力IDC數據中心升級

    自動化建模和優化112G封裝過孔 ——封裝Core層過孔和BGA焊盤區域的阻抗優化

    自動化建模和優化112G封裝過孔 ——封裝Core層過孔和BGA焊盤區域的阻抗優化
    的頭像 發表于 11-29 15:19 ?391次閱讀
    自動化建模和優化<b class='flag-5'>112G</b>封裝過孔 ——封裝Core層過孔和BGA焊盤區域的阻抗優化

    AMD硅芯片設計中112G PAM4串擾優化分析

    在當前高速設計中,主流的還是PAM4的設計,包括當前的56G,112G以及接下來的224G依然還是這樣。突破摩爾定律2.5D和3D芯片的設計又給高密度高速率芯片設計帶來了空間。
    發表于 03-11 14:39 ?298次閱讀
    AMD硅芯片設計中<b class='flag-5'>112G</b> PAM4串擾優化分析

    TE 112G 產品解決方案,助力“通關”高速互連挑戰

    Connectivity(以下簡稱“TE”)的? 112G 產品組合 因此受到了眾多客戶的關注。TE 112G 產品系列品類齊全,支持標準的形態和性能要求;同時,在設計上兼顧了可靠性和可升級性,可支持包括計算/存儲、高速網絡和
    發表于 04-10 14:34 ?123次閱讀
    TE <b class='flag-5'>112G</b> 產品解決方案,助力“通關”<b class='flag-5'>高速</b>互連挑戰
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>