<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

時序約束出現時序違例(Slack為負數),如何處理?

jf_pJlTbmA9 ? 來源:jf_pJlTbmA9 ? 作者:jf_pJlTbmA9 ? 2023-07-10 15:47 ? 次閱讀

時序約束出現時序違例(Slack為負數),如何處理?

答:

一. 首先指出一個誤區:當約束出現錯誤時,想當然地認為是“時序約束做得不對”,所以應該怎么去改“時序約束”,從而讓這些錯誤消失,這是一個錯誤的觀念。

二. 時序約束的作用:在于檢查“設計是否滿足時序要求”,它是用來審視自己設計的,很多情況是,要改設計代碼來滿足時序要求。

三. 當時序約束提示有錯誤時,應該閱讀“時序報告”,從報告中分析時序路徑(數據到達時間、時鐘到達時間和數據要求時間等),根據報告分析錯誤的原因,并根據原因來實行不同的方法。

以建立時間違例,說明具體方法如下:

1. 時序報告中,找到提示錯誤的路徑,即目的寄存器,以及源寄存器。注意,這是兩個寄存器的點。

2. 首先判斷,源寄存器的時鐘,與目的寄存器的時鐘,是否相同。如果不同,可以認為是異步時序,見步驟3;如果是相同,則看步驟4。

3. 如果是異步電路,那么處理方法如下:

A. 確認做了異步處理。對于數據,則是通過異步FIFO來做異步處理;如果是控制信號,則要經過打兩拍來處理。

B. 確認做了異步處理后,仍然會報“時序違例”的。這個時候,可以該路徑設置成set false path,不用再檢查。

4. 同步電路下,具體處理如下:

A. 查看兩個寄存器點之間,經過了多少加法器、乘法器、除法器等。

B. 對于除法器,要特別留意,一般是1個時鐘計算不完的。那么可以 a.想辦法不用除法;b. 通過使能信號控制獲取除法器結果的時間。

C. 對于乘法器和加法器,或者其他組合電路較多的。想辦法分隔成流水線來實現??梢詤⒖糓DY 流水線的內容。

5. 如果是IP核的違例,檢查是否時鐘不滿足IP核的要求。如果沒問題,就不用管。

6. 如果是ILA等在線調試工具路線的違例,則一般不用處理。

7. 如果是線延時太長的,可以嘗試打一拍處理。即A->B的線太長,可以打一拍,變成A->C->B,這樣線延時就小了。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • fifo
    +關注

    關注

    3

    文章

    371

    瀏覽量

    43168
  • 加法器
    +關注

    關注

    6

    文章

    179

    瀏覽量

    29834
  • 時序約束
    +關注

    關注

    1

    文章

    113

    瀏覽量

    13366
收藏 人收藏

    評論

    相關推薦

    FPGA的IO口時序約束分析

      在高速系統中FPGA時序約束不止包括內部時鐘約束,還應包括完整的IO時序約束時序例外
    發表于 09-27 09:56 ?1518次閱讀

    FPGA I/O口時序約束講解

    前面講解了時序約束的理論知識FPGA時序約束理論篇,本章講解時序約束實際使用。
    發表于 08-14 18:22 ?1062次閱讀
    FPGA I/O口<b class='flag-5'>時序</b><b class='flag-5'>約束</b>講解

    時序分析總結(以SDRAM時序約束例)

    都是以clock基準的,記住這個,算的時候就很容易了;4.基本的時序約束有:時鐘約束,IO約束,例外說明,這些都是可以通過timeques
    發表于 12-29 14:53

    ISE 時序約束

    to FF)太大。解決辦法:creattiming constraint ---exception中的path,設置FFtoFF20ns;重新編譯,時序約束正確。
    發表于 10-11 22:49

    出現時序違例的原因及解決辦法

      如果出現時序違例,我們會關注兩點:  為什么會出現時序違例?  如何解決?  首先我們要搞清楚時序
    發表于 01-08 17:10

    時序約束時序分析 ppt教程

    時序約束時序分析 ppt教程 本章概要:時序約束時序分析基礎常用
    發表于 05-17 16:08 ?0次下載

    時序約束用戶指南

    時序約束用戶指南包含以下章節: ?第一章“時序約束用戶指南引言” ?第2章“時序約束的方法” ?
    發表于 11-02 10:20 ?0次下載

    FPGA中的時序約束設計

    一個好的FPGA設計一定是包含兩個層面:良好的代碼風格和合理的約束。時序約束作為FPGA設計中不可或缺的一部分,已發揮著越來越重要的作用。毋庸置疑,時序
    發表于 11-17 07:54 ?2402次閱讀
    FPGA中的<b class='flag-5'>時序</b><b class='flag-5'>約束</b>設計

    深入了解時序約束以及如何利用時序約束實現FPGA 設計的最優結果

    作為賽靈思用戶論壇的定期訪客(見 ),我注意到新用戶往往對時序收斂以及如何使用時序約束來達到時序收斂感到困惑。為幫助 FPGA設計新手實現時序
    發表于 11-24 19:37 ?5025次閱讀
    深入了解<b class='flag-5'>時序</b><b class='flag-5'>約束</b>以及如何利用<b class='flag-5'>時序</b><b class='flag-5'>約束</b>實現FPGA 設計的最優結果

    時序約束的四大步驟的具體介紹

    FPGA中的時序問題是一個比較重要的問題,時序違例,尤其喜歡在資源利用率較高、時鐘頻率較高或者是位寬較寬的情況下出現。建立時間和保持時間是FPGA
    的頭像 發表于 12-23 07:02 ?4182次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>約束</b>的四大步驟的具體介紹

    時序約束的步驟分析

    FPGA中的時序問題是一個比較重要的問題,時序違例,尤其喜歡在資源利用率較高、時鐘頻率較高或者是位寬較寬的情況下出現。建立時間和保持時間是FPGA
    的頭像 發表于 12-23 07:01 ?1971次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>約束</b>的步驟分析

    FPGA設計之時序約束

    上一篇《FPGA時序約束分享01_約束四大步驟》一文中,介紹了時序約束的四大步驟。
    發表于 03-18 10:29 ?1427次閱讀
    FPGA設計之<b class='flag-5'>時序</b><b class='flag-5'>約束</b>

    FPGA時序約束一如何查看具體錯誤的時序路徑

    時間裕量包括建立時間裕量和保持時間裕量(setup slack和hold slack)。從字面上理解,所謂“裕量”即富余的、多出的。什么意思呢?即保持最低要求的建立時間或保持時間所多出的時間,那么“裕量”越多,意味著時序
    發表于 08-04 17:45 ?686次閱讀

    FPGA時序約束:如何查看具體錯誤的時序路徑

    ? ? 1、時序錯誤的影響 ? ? ? 一個設計的時序報告中,design run 時序有紅色,裕量(slack)為負數時,表示
    的頭像 發表于 03-17 03:25 ?523次閱讀

    淺談時序設計和時序約束

    ??本文主要介紹了時序設計和時序約束。
    的頭像 發表于 07-04 14:43 ?929次閱讀
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>