高壓功率MOSFET寄生電容的形成

1 超結結構的高壓功率MOSFET

功率MOSFET的輸出電容Coss會隨著外加電壓VDS的變化而變化，表現出非線性的特性，超結結構的高壓功率MOSFET采用橫向電場的電荷平衡技術，如圖1所示。相對于傳統的平面結構，超結結構將P型體區下沉，這樣在其內部形成P柱，和N區非常寬的接觸面產生寬的耗盡層，也就是空間電荷區，空間電荷區形成的電場，也就是橫向電場，保證器件的耐壓；同時，原來N區漂移層就可以提高摻雜濃度，降低導通電阻。和標準MOSFET相比，橫向電場電荷平衡技術可以極大的減小硅片尺寸，得到更低的RDSON和更低的電容。

（a） 平面結構

（b） 超結結構

圖1 平面結構和超結結構的高壓功率MOSFET

2 超結結構的高壓功率MOSFET寄生電容形成

超結結構的功率MOSFET在VDS電壓上升、橫向電場建立產生耗盡層（空間電荷區）過程中，N型漂移層兩側的空間電荷區邊界會向中心移動，如圖2所示，隨著VDS電壓的升高，兩側空間電荷區邊界會接觸碰到一起，然后向再下繼續移動。在這個過程中，直接影響輸出電容Coss和反向傳輸電容Crss的主要參數有：漏極和源極、柵極和漏極相對的面積、形狀、厚度，以及相應的空間電荷區相對的距離。

（a） VDS電壓非常低

（b） VDS增加到電容突變電壓

（c） VDS處于電容突變電壓區

（d） VDS達到最大值

圖2 空間電荷區建立過程

VDS電壓低時，P柱結構周邊的空間電荷區厚度相對較小，而且空間電荷區沿著P柱的截面發生轉折，相對的有效面積很大，如圖2（a）所示，因此輸出電容Coss和反向傳輸電容Crss的電容值非常大；VDS電壓提高，空間電荷區沿著P柱的截面發生下移，當VDS電壓提高到某一個區間，兩側的空間電荷區相互接觸時，同時整體下移，電容的有效面積急劇降低， 同時空間電荷區厚度也急劇增加，因此Coss和Crss電容在這個VDS電壓區間也隨之發生相應的突變，產生非常強烈的非線性特性，如圖2（b） 和（c）所示；VDS電壓提高到更高的值，整個N區全部耗盡變為空間電荷區空間，此時電容的有效面積降低到非常、非常小的最低時，如圖2（d）所示，輸出電容Coss也降低到非常、非常小的最低值。

在低電壓時，相對于柱結構和單元尺寸，空間電荷區厚度相對較小，P柱結構周邊，空間電荷區發生轉折，導致輸出電容的有效面積變大。這2種因素導致在低壓時，Coss的值較大。VDS電壓升高時，如VDS=20 V，VDS=100 V，從圖3空間電荷區電場分布仿真圖可以看到，

空間電荷區的形狀開始變化，首先沿著補償的結構經過波浪形的，然后進入更低有效面積的水平電容，因此高壓的輸出電容降低到2個數量級以下。

Crss和Coss相似，電容曲線的突變正好發生在上面二種狀態過渡的轉變的過程。

（a） 20 V空間電荷區電場分布

（b） 100 V空間電荷區電場分布

圖3 空間電荷區電場分布

圖4展示了平面和超結結構高壓功率MOSFET的電容曲線，從圖中的曲線可以的看到，當偏置電壓VDS從0變化到高壓時，輸入電容Ciss沒有很大的變化， Coss 和 Crss 在低壓的時候非常大，在高壓時變得非常小。在20~40 V的區間，產生急劇、非常大的變化。

圖4 平面和超結結構高壓功率MOSFET的電容

3 工藝對超結結構的高壓功率MOSFET寄生電容影響

新一代超結技術進一步降低內部每個晶胞單元尺寸，對于同樣的導通電阻，降低內部晶胞單元尺寸可以降低硅片的尺寸，從而進一步硅片的尺寸以及相關的寄生電容，器件就可以工作在更高頻率，采用更小的封裝尺寸，降低系統的成本。

內部的晶胞單元尺寸采用更小的尺寸，在更小的硅片面積實現以前的技術相同的或者更低的導通電阻，就必須要求漂移層N區電流路徑的摻雜濃度更高，內部會產生更高的橫向電場也就是更強烈的電荷平衡特性，保證內部空間電荷區獲得所要求的擊穿電壓；同時，內部結構中每個柱狀結構的高度對寬度的比值增加，上述的這些因素導致新一代技術的超結結構的高壓功率MOSFET的Coss和Crss的電容曲線的突變電壓區將降低到更低的電壓，寄生電容的非線性特性更為劇烈。

不同的工藝，轉折點的電壓不一樣，轉折點的電壓越低，電容的非線性特性越強烈，對功率MOSFET的開關特性以及對系統的EMI影響也越強烈。采用以前技術的超結結構的輸出電容Coss非線性特性的VDS電壓區間為40-60V，新一代的超結結構的輸出電容Coss非線性特性的VDS電壓區間為20~30 V。電容Crss和電容Coss的下降發生在更低的電壓區間，這種效應在開關過程形成更快的開關速度，可以明顯的降低開關損耗。Crss小，減小開關過程中電流和電壓的交越時間。

另外，因為功率MOSFET在關斷過程中，儲存在輸出電容Coss能量將會在每一個開關周期開通的過程中消耗在溝道中，新一代超結結構的功率MOSFET在高壓時輸出電容Coss降低得更低，Coss下降突變發生在更低的電壓區，儲存在輸出電容Coss的能量Eoss等于輸出電容對VDS電壓在工作電壓范圍內的積分計算得到，因此，Eoss能量降低到更低的值，進一步的降低硬開關工作過程中的開關損耗，特別是在輕載的時候，Eoss產生的開關損耗的作用更加明顯，可以極大提高系統輕載的效率。

然而，Coss和Crss這種效應在開關過程中，VDS電壓經過這個電壓區間，將會產生非常大的du/dt和di/dt，容易在驅動的柵極和漏極產生電壓振蕩，形成過高的VGS、VDS過電壓尖峰，同時對系統EMI產生影響。

4 結論

1）超結結構的功率MOSFET內部P柱形成耗盡層及橫向電場過程中，耗盡層空間電荷區的形狀改變，導致影響輸出電容的極板面積和距離發生劇烈的改變，輸出電容具有強烈的非線性特性。

2）新一代超結技術采用更小晶胞單元尺寸，導致輸出電容轉折點電壓進一步降低，對應的開關損耗減低，同時輸出電容非線性特性進一步加劇。

3）輸出電容非線性特性產生非常大的du/dt和di/dt，對系統EMI產生影響。
責任編輯:tzh