電子發燒友App
半導體行業正在準備從基于專有小芯片的系統向更加開放的小芯片生態系統遷移，其中由不同公司采用不同技術和器件節點制造的小芯片可以以可接受的良率集成在單個封裝中。 ? 為了使這項工作按預期進行，芯片行業將必須解決各種有據可查的技術和業務問題，并且必須控制一些可能發生的更宏偉的愿景——至少在最初是這樣?；咎魬鹗菍絹碓蕉嘈⌒酒慕K端系統的特定領域性能需求與IDM、代工廠和OSAT的組裝和封裝能力及方法相結合。這包括創建大致相當于工藝開發套件 (PDK) 的裝配開發套件 (ADK)，如今已將其編入制造規范。
PDK 提供了開發平面芯片所需的適當詳細程度，將設計工具與制造工藝相結合，以實現可預測的結果。但要讓該功能適用于具有異構小芯片的PDK，要復雜很多倍。設計和裝配團隊需要管理熱、機械和電氣的相互依賴性，這些依賴性會導致電氣和機械應力，從而導致實際工作負載下的翹曲、良率降低和可靠性問題。除此之外，還有與不同制造商的不同設備的包裝相關的業務和法律問題。 ?
Yole Intelligence半導體封裝技術和市場分析師 Gabriela Pereira 表示：“小芯片是一種不斷增長的趨勢，尤其是在 HPC 和網絡領域，并且有潛力擴展到其他應用?！?“業界已經認識到需要高端先進封裝技術來連接它們 - 但這比看起來要復雜得多。連接小芯片需要在封裝級設計高帶寬互連，可以采用不同的形式，例如 2D、2.5D 或 3D，同時確保滿足散熱和功耗要求?！?? 基于小芯片的商業設備通常是特定于領域的，有時是針對特定工作負載而開發的。因此，盡管業界大力推動為小芯片創建類似樂高的混合搭配生態系統（目前包括多個 IP 和 EDA 供應商、代工廠、內存供應商、OSAT、基板供應商等），但要按計劃進行這項工作仍需要時間和大量的工作。 ? ?
在創建異構集成設計時，代工廠、IDM、OSAT 和 PCB 制造商之間必須進行更緊密的合作。由于每個基于小芯片的系統都將被定制，因此組裝工藝的數量將大幅增加。例如，一家 OSAT 指出，在其約 5,000 家客戶中，有約 1,000 種不同的組裝工藝。
產品和工藝的多樣性使得從大量選項中選擇小芯片很難獲得可預測的結果。 ? “我們已經遇到了很多限制，不僅包括芯片，還包括集成和生態系統，”日月光集團高級總監曹立紅（音譯）在 MEPTEC 的“Chiplet 之路”論壇上表示。她強調，客戶繼續推動低成本小芯片組裝工藝，這在開發復雜的組裝工藝與不同行業的經濟現實之間造成了建設性的緊張關系。例如，汽車計算設備比數據中心具有更高的成本敏感性，但它們的芯片在更惡劣的環境中運行，使用壽命更長。
? 我們需要的是一套明確的裝配工藝配方——基本上是一個高度有限的選擇菜單——特定于最終應用（HPC、汽車、射頻電信），以降低基于小芯片的系統的成本。OSAT 和代工廠已經朝著高性能計算的方向發展。例如，在 2024 年 Direct Connect 活動中，英特爾分享了其六種不同的小芯片封裝工藝。臺積電和三星還提供定義的小芯片工藝集。但這些裝配工藝的成功需要工程團隊共同優化流程、工藝和材料，以最好地滿足系統要求。 ?
? “以前，當我們設計系統時，我們只需要擔心系統要求。一旦我們開始分離die并重新組裝它們，我們就必須開始考慮其他事情。我們必須擔心將它們組合在一起，同時考慮芯片之間的信號完整性、可靠性、散熱等?！睉貌牧瞎?a target="_blank">人工智能系統解決方案總監 Itai Leshniak 在 MEPTEC 論壇上說道?！叭绻覀円曰谌斯ぶ悄艿?a target="_blank">計算機視覺為例，我們可以在硬件方面將其逐層分解，確定需要哪些計算機視覺處理器、傳感器、過濾器來將其分解為層架構。然后我們開始研究如何封裝所有這些小芯片，然后使用哪些材料以及如何利用這些材料?！??
材料和裝配工藝
從概念上講，設計工程師將使用小芯片來設計系統。然而，協同設計和集成比組裝一組樂高積木要復雜得多，因為小芯片、中介層和封裝基板來自不同的設計公司和制造工廠。用于連接小芯片的先進封裝技術各不相同——FOWLP、FOPLP、CoWoS 等，每種技術都帶來了額外的設計和材料選擇以及某些工藝限制。
? 目前，工程團隊正在確定不同封裝選項之間的權衡，以選擇材料、得出工藝配方并確定設計規則。
? 材料是一個很好的起點?！安牧戏浅Ｖ匾?，因為它們能夠實現新產品和封裝技術，”弗勞恩霍夫可靠性和微集成 IZM 研究所副組長 Tanja Braun 說道?！爱斈戕D向更先進的封裝時，流程變得更加復雜，因為你要將更多的東西放在一起。最終，這是設備、材料和工藝開發的結合?！?? 封裝組裝過程中有三個至關重要的熱參數——熱膨脹系數 (CTE)、玻璃化轉變溫度?(T g ) 和導熱率。這些因素影響材料在制造到包裝過程中的表現，以及它在現場的表現。
? “我們的材料面臨的挑戰包括不同芯片的溫度限制，” Brewer Science首席技術官 Rama Puligadda 說道?！拔覀儽仨毚_保用于粘合材料的溫度不超過集成到封裝中的任何芯片的熱限制。此外，可能還有一些后續工藝，例如重新分布層（RDL）形成或模制。我們的材料必須能夠經受住這些過程。它們必須能夠經受住整個包裝過程中接觸到的化學品的考驗。封裝中的機械應力給粘合材料帶來了額外的挑戰?！??
在具有可選中介層的基板上小芯片堆棧中，它們的材料屬性也會影響相鄰材料之間的熱機械應力。這直接影響大面積襯底區域上的互連尺寸控制。 ? Promex Industries首席執行官迪克·奧特 (Dick Otte) 表示：“如果你仔細研究一下數字，你會發現所需的容忍度和控制水平令人恐懼?！?“你所說的控制尺寸相當于足球場長度上草葉的寬度，所以這大約是十萬分之一?！?? 目標是在回流焊中均勻加熱結構，以獲得最佳工藝結果并避免破裂?！爱斈阕屗洑v 250 攝氏度的溫度變化時，你需要緩慢加熱，這樣頂部就不會先于底部變熱，”Otte 說。 ?
多物理場理解協同優化
多物理場建模已成為協同優化包裝設計和裝配工藝開發的首選方法。這會影響永久和臨時材料，以及處理器、存儲器和其他組件的放置。 ? “你總是關注客戶對電力的需求，因為這將有助于定義材料集。該材料集廣泛適用于一系列速度范圍。只要不超出這些電氣規范，理論上應該沒問題，” Amkor Technology高級封裝和技術集成副總裁 Mike Kelly 說道。 ? 為了節省基于經驗的開發的多次迭代，工程師可以使用基于物理的模擬來了解材料組的屬性對裝配過程、功率/熱量和機械振動的影響。
? 考慮到 HPC 小芯片產品在峰值性能下的功耗約為 1,000 瓦，因此需要充分了解功率和熱相互作用。 ? “正如每個人一樣，我們一直在努力應對不同技術的復雜性。它們不僅在不同的供應商之間存在差異，而且還會隨著時間的推移而變化?！?Ansys產品營銷總監 Marc Swinnen 說道?！拔覀兊姆椒ㄊ谴_定需要解決的要點。我們與客戶共同開發了一個能夠真正實現現在所需的模擬流程?！??
材料只是拼圖中的一小部分?！叭缓笮枰獙ρb配應力進行建模，以了解是否可以正確組裝該設備。第三個是機械振動，”Swinnen 說?！澳愕脑O備能承受這些定期振動嗎？對這些屬性進行建模直接與我們的機械分析工具（聲學、熱學、振動等）聯系在一起。最后，您將必須進行物理模擬。我們正在努力讓人們以多種不同的形式使用它。但我們工具產品的基礎是我們擁有網格模擬和分析。問題是如何以實用且可用的方式獲取正確格式的數據?！??
不斷發展的裝配設計套件
對于傳統封裝，OSAT 為每種封裝技術提供了設計規則。這些需要考慮電氣、機械和熱設計要求以及制造工藝限制。實際上，這是一個多維邊界框。供應商與客戶一起進行迭代，以創建產品特定的工藝配方。 ? 規則涵蓋了宏觀層面的屬性?！爸辽?，您從設計規則中看到的是最大封裝尺寸、最大硅尺寸以及硅是否可以[安裝]在基板的兩側，這樣當您遵循這些結構時，最終產品的使用壽命將是例如，1,000 次熱循環，”Fraunhofer 的 Braun 說道。 ? 此外，設計規則需要描述中介層和/或重新分布層的布線約束，例如RDL線寬和間距、球柵/柱/焊盤尺寸和間距以及互連的最大數量。 ? 將單片 HPC 器件分解為多個芯片可將部分半導體設計/工藝復雜性轉移到封裝空間。這讓事情變得更加復雜?？紤]到連接 10 個芯片需要中介層或基板的重新分布層內有 100,000 條跡線。
? 為了應對芯片級的復雜性，IC 行業長期以來一直依賴工藝設計套件 (PDK) 將設計規則捕獲到可導入 EDA 工具的電子文件中。其對應的裝配設計套件 (ADK) 相對不成熟。 ? “我們稱之為智能包，”Amkor 的 Kelly 說?！斑@是我們為每位自行設計的客戶提供的 ADK。它是一組宏，以及根據客戶的特定設計定制的數據庫。對于chiplet來說，它是一種高密度扇出封裝技術。而且它認識到金屬密度和金屬間距等的限制。這使我們更容易進行設計規則檢查（DRC）?！?/p>
? 但目前，由于仍需要一定程度的定制，ADK 的派生方式及其所需內容正在不斷變化。EDA 工具供應商、OSAT 和半導體器件供應商之間需要建立合作伙伴關系。 ? “我們來自 IC 世界，那里的一切都非常嚴格，” Synopsys旗下 EDA 集團 3D-IC 產品管理總監 Kenneth Larsen 說道?！霸?OSAT 方面，也許這是因為它是如此定制，設計規則看起來就像一個數據表。然后，您可以隨著時間的推移或與 OSAT 合作來構建和優化產品。這不是電子交換。在 IC 領域，這完全是聞所未聞的。雖然可以調整一些東西，但你有一個資格流程。而且似乎還沒有這樣的包裝?！?? 材料和相關的組裝配方最終決定了小芯片-基板堆疊在柱間距、RDL 線寬和間距、鍵合工藝以及小芯片放置公差方面的可能性。但在少數 ADK 中，有許多可能的交互需要考慮。 ? 當前的重點是協同優化系統設計與小芯片組裝工藝，從而形成組裝工藝開發流程（見圖 4）。該流程考慮了組裝過程的定制需求，并創建了封裝設計人員使用的必要設計規則。 ?
? “首先，您需要使用小芯片定義您的結構。您使用的是基板 RDL、2.5D RDL 還是橋接器？之后，您需要考慮結構的材料。您選擇什么樣的材料來滿足您的電氣性能和機械應力要求，”曹說?！爸?，您進行預分析，以確保您使用的所有結構和材料在電氣、翹曲和機械應力方面均可行?！?? 設計規劃流程還包括通過協同設計簽核文檔評估芯片間互連。 ?
結論
在 IDM 模型之外實現基于小芯片的設計之前，業界需要完成連接制造和設計復雜性的生態系統。這是因為需要根據材料、工藝和集成能力共同優化系統架構。雖然通過一系列定義明確的產品來推動小芯片生態系統的發展會更容易，但這還沒有發生。 ? 整個設計和制造堆棧的工程團隊需要合作選擇適當的材料、架構、工藝等，以開發最終的可設計的基于小芯片的產品。正如日月光集團的曹指出的那樣，“集成的設計和制造生態系統非常重要。IDM、供應商、材料供應商之間的合作非常重要。每個人都需要共同努力才能真正實現實際應用程序的集成?！??
審核編輯：黃飛
?
工商網監
評論