3D封裝正當時！

華天科技：突破高端3D封裝的屏障，助推國內Chiplet產業整體崛起

在后摩爾時代，Chiplet已經成為芯片廠商進入下一創新階段的橋梁，并為芯片設計突破PPA天花板提供了絕佳的技術選擇。

要發揮Chiplet的潛能，先進封裝是必不可少的一環，如高密度集成、多層互連、低延遲和高帶寬、良好的熱管理等功能的實現，都需要先進封裝的參與。而在整個先進封裝的龐大家族中，新興的3D封裝正逐漸顯露出其對Chiplet的重要性。

?》3D封裝正當時

Chiplet是獨立多功能小芯片（芯粒）的有機結合，如處理器核心、內存控制器、圖形加速器等。通過使用3D封裝技術，這些獨立的組件可以堆疊在一起，形成一個緊湊的3D結構。這種3D集成的優勢可以提供更好的性能、能效和空間利用率。

而3D封裝的優勢還不限于此。相較于傳統平面封裝，3D封裝通過縮短芯片之間的互連路徑，提高了信號傳輸速度和可靠性。更短的互連路徑減少了信號延遲和功耗，提高了整體電性能，并促進了更快的數據傳輸和處理速度。同時，3D封裝支持多芯片和混合集成。它允許不同類型的芯片被集成到同一封裝中，實現了高度靈活的系統設計。此外，3D封裝有助于散熱性能的改善。在緊密堆疊的情況下，熱量的散發是一個挑戰，但3D封裝通過設計適當的散熱通道和結構，提高了散熱效率，保持芯片的穩定運行。

多個應用層面的動力共同推動了3D封裝發展。首先，高性能計算和處理需求對于3D封裝提出了更高的要求，通過多芯片堆疊提供更高計算密度和處理能力。其次，移動設備的小型化和功能增強推動了3D封裝技術的應用，實現芯片堆疊和功能集成。第三，物聯網的發展需要集成多種功能模塊，3D封裝技術提供高度集成和緊湊設計的解決方案。第四，高速通信和數據處理需求推動了短距離高密度互連的研究，提高信號傳輸和數據處理效率。同時，成本效益和制造技術的進步也推動了3D封裝的發展，通過模塊化設計和利用現有制造工藝降低成本。

研究機構Research and Markets的報告數據顯示，2020 年全球 3D 半導體封裝市場為 66 億美元，而到 2026 年修訂后的規模將達到 147 億美元，復合年增長率為14.6%。

基于不同的技術路徑，3D封裝也呈現了多種形式，包括了引線鍵合多層芯片堆疊、封裝堆疊（PoP）、3D扇出型封裝等。各大半導體廠商也紛紛跟進，在3D封裝技術上不斷進行創新。比如，華天科技基于3D Matrix3D晶圓級封裝平臺開發的系統集成封裝技術eSinC SiP，就通過集成硅基扇出封裝，bumping技術，TSV技術，C2W和W2W技術，可以實現多芯片高密度高可靠性3D異質異構集成。

》以硅基基板獨步天下

eSinC（Embedded System in Chip）的全稱是埋入集成系統級芯片技術，是華天科技2019年推出的3D封裝技術。

?

要介紹eSinC技術，必須要提到華天科技開發的另一項技術eSiFO（embedded Silicon Fan-out，硅基扇出型晶圓級封裝）。該技術通過在硅基板上刻蝕凹槽，將芯片正面向上放置且固定于凹槽內，芯片表面和硅圓片表面構成了一個扇出面，在這個面上進行多層再布線，并制作引出端焊球，最后進行切割、分離和封裝。

?

eSiFO技術可將多顆芯片集成在一起，相比于傳統封裝整體封裝尺寸大幅度縮減，芯片間互連更短，性能更強。在eSiFO技術的基礎上，華天科技繼續開發了基于大空腔干法刻蝕、TSV盲孔和臨時鍵合技術的3D扇出型晶圓級封裝eSinC。該技術采用TSV通孔實現垂直方向互聯，大大提高了互聯密度和集成度。

eSinC可實現的封裝尺寸最大可以達到40mm×40mm, 倒裝芯片bump/pitch尺寸最小可以做到40μm/70μm，互聯TSV深寬比可以做到5:1，目前給客戶出樣的3D堆疊封裝共集成8顆芯片，整體封裝厚度小于1mm。該技術的目標應用主要是Al、IoT、5G和處理器等眾多領域。

與市面上現有的3D晶圓級扇出封裝技術（如InFo-PoP）相比，eSinC技術通過高密度via last TSV實現3D互聯。相較于InFO-PoP的TMV技術，其互聯密度更高，可以根據不同客戶需求選擇封裝厚度，尤其在3D超薄高密度封裝領域有獨特的優勢。

eSinC最大的優勢還在于用硅基取代塑封料。以硅基作為載體，其熱膨脹系數、楊氏模量及熱導率均優于塑封料，且硅載體與芯片材質相同，因此eSinC的晶圓翹曲會明顯小于InFo-PoP，且eSinC產品的散熱性能要明顯好于InFo-PoP產品；同時，由于使用了硅基作為載體，兼容成熟的硅工藝，可以通過TSV工藝實現高密度3D互聯，并通過硅刻蝕工藝制備出用于嵌入芯片的硅基凹槽結構，從而實現芯片的3D集成。

在eSinC晶圓上貼裝芯片或兩個eSinC晶圓進行堆疊，就成為了3D FO SiP封裝技術，可以實現不同結構的SiP封裝。而該技術與TSV和eSiFo一起，還構成了華天科技的3D Matrix晶圓封裝平臺。

先進封裝的實現離不開設備和材料的支撐，而整個eSinC工藝是在眾多的國產化設備，如刻蝕機、高精度貼片機、PVD、電鍍機、曝光機、鍵合機等基礎上完成的，實現了供應鏈的安全可控，也為國內先進封裝的整體突破打下了堅實的基礎。

》為國內Chiplet發展增動力

Chiplet的快速發展必然對封裝技術提出更高的要求。當單個硅片被分割成多個芯粒，再把這些芯粒封裝在一起，由于單顆硅片上的布線密度和信號傳輸質量遠高于不同芯粒，這就要求必須要發展出高密度、大帶寬布線的先進封裝技術，盡可能提升在多個Chiplet之間布線的數量并提升信號傳輸質量。

當前，Chiplet所采用的先進封裝主要有以下三種形式：一是在有機基板上直接進行系統集成，二是在有機基板上嵌入硅橋后進行集成，三是采用2.5D封裝工藝，如臺積電的CoWoS工藝。這三種封裝形式都需要有機基板，因為高端基板的產能欠缺，給封裝廠造成了很大的挑戰，也形成了很高的技術門檻。

eSinC工藝的優勢在此完全體現。由于不需要有機基板，eSinC克服了上述三種封裝形式門檻高的問題，因此成為封裝廠實現Chiplet封裝的重要方案，更有利于整個技術的推廣。

為了適應Chiplet技術發展的節奏，華天科技還為eSinC技術規劃了三個發展目標。首先，隨著集成的芯片數量不斷增多，單顆芯片的尺寸也越來越大，封裝尺寸會逐漸增大；第二，TSV深寬比越來越大，pitch尺寸減??；第三，RDL線寬線距越來越小，層數會越來越多，以應對芯片功能強大以后I/O密度不斷增加的趨勢。

Chiplet在國內剛剛起步，業界很多用于Chiplet的3D封裝技術都是以臺積電的3D fabric為藍本進行技術創新。但是，華天科技推出的eSinC技術屬于獨立自主開發的Chiplet封裝技術，無論是對公司打開Chiplet高端封裝技術領域，還是對國內發展Chiplet產業都具有重大意義。未來，在此技術基礎上進一步結合fine pitch RDL、hybrid bond、高級基板等平臺技術，可以進一步提升封裝密度，建立完整的Chiplet封裝平臺。

發展獨立的封裝技術，對國內整個Chiplet封裝產業鏈也有很大的拉動作用，特別是帶國產化裝備和國產化材料將會迎來新的發展機遇。當前，先進封裝所需的關鍵設備，如刻蝕機、PVD等和部分材料已實現了國產化，但還有一些后端設備和關鍵材料需要攻關，而以eSinC技術為引領，將會加快這些環節的國產化進度。同時，eSinC也會引領先進封裝的技術突破，如Fine pitch RDL，Interposer、混合鍵合、大顆FCBGA技術等。

在全球科技競爭日益激烈的大環境和國內半導體關鍵技術面臨封鎖的背景下，要發展我們獨立自主的Chiplet技術，要在技術上實現創新，以eSinC這樣的獨創技術為引導，進一步推動先進封裝關鍵設備、關鍵材料的國產化，改變關鍵設備、關鍵材料依賴進口的被動局面，早日實現供應鏈的自主可控。




審核編輯：劉清