如何平衡MOSFET提高電源效率的優化方案

優化電源設計以提高效率十分重要。提高效率不僅可以節省能源，減少熱量產生，還可以縮小電源尺寸。

本文將討論如何平衡上管 MOSFET (HS-FET) 和下管MOSFET (LS-FET) 的數量比，以提高電源設計的效率。

圖 1 顯示了一個具有 HS-FET 和 LS-FET 的簡化電路。

圖 1：具有 HS-FET 和 LS-FET 的電路

選擇 MOSFET 時，如何恰當分配 HS-FET 和 LS-FET 的內阻以獲得最佳效率，這對電源工程師來說是一項挑戰。

MOSFET的結構和損耗組成

MOSFET 的選擇關乎效率，設計人員需要在其傳導損耗和開關損耗之間進行權衡。傳導損耗發生在在 MOSFET 關閉期間，由于電流流過導通電阻而造成；開關損耗則發生在MOSFET 開關期間，因為 MOSFET 沒有即時開關而產生。這些都是由 MOSFET 內半導體結構的電容行為引起的。

MOSFET 是一種集成型多組件結構，由多個MOSFET 半導體結構并聯而成。并聯的MOSFET晶體越多，其導通電阻 (RDS(ON))越小，但寄生電容越大。較小的 RDS(ON)?會降低傳導損耗，但會增加寄生電容，從而增大開關損耗。因此，設計人員需要在電阻和電容之間取得一定的平衡。

選擇 MOSFET 時需要慎重的考慮，但通過板載測試來決定則可能需要花費過多的時間和資源。因此，建立一個精確的數學模型來分析損耗并幫助MOSFET選型將更有價值。

計算傳導損耗

我們首先來了解相對簡單的傳導損耗計算。通過單個周期內流經 MOSFET 的電流和紋波電流可以計算出傳導損耗。

為確保精確性，進行此計算時需考慮 RDS(ON)?與溫度之間的關系。因為MOSFET的內阻 RDS(ON)?不是一個固定值，它會隨著溫度的升高而增大。

傳導損耗的計算方法如圖2所示。其中 IO?是標稱電流， ΔIO?是電流紋波幅度，TJ?是結溫，k 是溫度系數。

圖 2：傳導損耗的計算

開關損耗（寄生效應）

開關損耗的計算比較困難，因為計算時需考慮每個環路中的電感引起的寄生電感，以及 MOSFET 在不同電壓下的非線性寄生電容。

圖 3 所示為開關損耗計算中需考慮的兩種寄生因素。

圖 3：兩種寄生因素

開關損耗（導通損耗）

導通損耗包括三個階段，如下所述：

階段 1（HS-FET 階段）：當 HS-FET 導通時，漏源電壓 (VDS) 開始下降，漏源電流則一直上升，直到 HS-FET 的 VDS(TOP)?電壓降至 0V，或者 HS-FET 電流 (IHS) 上升至輸出電流 (IOUT)。

階段 2（反向恢復階段）：在反向恢復期間，ITOP?達到峰值，然后LS-FET 開始產生電壓。

階段3（震蕩階段）：當IHS停止波動時，震蕩結束。

圖 4 顯示了與導通損耗相關的開關損耗。

圖4: 導通損耗

開關損耗（關斷損耗）

關斷損耗包含兩個階段，如下所述：

階段1（DS 電壓上升）：IDS?隨著 VDS?的上升而下降。當 IDS?降至 0A 時，此階段結束。

階段 2（振蕩）：當 VDS?停止振蕩時，此階段結束。

圖5所示為關斷損耗。

圖5: 關斷損耗

數學模型和分析驗證

了解電路的各種損耗之后，就可以按如下步驟建立數學模型：

按需求設置電路參數值。根據上文中的公式及其非線性參數補償值來分析MOSFET 的值。

在變換器穩態操作時，至少運行一個開關周期，執行瞬態仿真。

對電壓和電流波形進行積分，得到MOSFET的開關損耗和傳導損耗。該步驟可以通過功率探頭或將電流和 VDS?波形相乘來完成。

一旦建立了模型，利用從上文得到的功率損耗中獲取的數據，得到仿真效率值，將該值與電路板（或數據手冊）中得到的效率曲線進行比較。如果計算效率誤差在 0.5% 以內，則認為該模型是精確的（見圖 6）。

圖 6：數學模型驗證

基于數學工具選擇MOSFET

在本文的示例中，我們采用了總內阻為100mΩ的10個MOSFET，根據上述模型計算在不同上/下管MOSFET比率下的效率曲線。例如，1:9 的比率意味著有1個 HS-FET（高 RDS(ON)、低電容）和9個 LS-FET（低 RDS(ON)、低電容）。

通過比較曲線，我們可以得出結論，12V 至 3.3V、10A 應用的MOSFET 最佳比率為3:7（見圖 7）。這組效率曲線表明，即使 MOSFET 的數量相同，不同的比率也將導致不同的效率曲線。由此我們可以找到最優效率曲線下的最佳MOSFET比率。

圖7: 最佳MOSFET比率

圖9顯示了在相同的輸入和輸出規格以及相同輸出電流下，如何在不同的 MOSFET 比率下找到電路中的最小損耗點。設計人員在選擇 MOSFET 比率時必須牢記這些規范。

圖 9：最佳效率的比較

結語

MOSFET的選擇與電路效率密切相關，而精確的數學模型可以簡化 MOSFET 晶體管的選擇與設計。要獲得精確的模型，需要考慮電路的寄生參數，并利用效率曲線來驗證結果。

本文介紹了如何通過精確的數學建模來選擇合適的 HS-FET 和 LS-FET 比率，從而實現最優電源效率。

編輯：黃飛