如何優化信號鏈的電源系統

電源系統優化系列

從5G到工業應用，隨著收集、傳送和存儲的數據越來越多，模擬信號處理器件的性能極限也在不斷擴大，有些甚至達到每秒千兆采樣。由于創新的步伐從未放緩，下一代電子解決方案將使解決方案體積進一步縮少，電源效率持續提高。那么，如何優化信號鏈的電源系統?今天為大家分享一套方法，從電源噪聲、高速數據轉換器、RF收發器三個部分出發，詳細介紹如何優化信號鏈的電源系統。

多少電源噪聲可以接受?

part 1

這部分將概述如何量化信號處理鏈中負載的電源噪聲靈敏度以及如何計算較大可接受電源噪聲，另外還會分享測量設置以及一些滿足電源域靈敏度和現實電源噪聲需求的策略。

了解并量化信號處理負載對電源噪聲的靈敏度

電源優化的第一步是研究分析模擬信號處理器件對電源噪聲的真正靈敏度。其中包括了解電源噪聲對關鍵動態性能規格的影響，以及電源噪聲靈敏度的表征——電源調制比(PSMR)和電源電壓抑制比(PSRR)。

PSMR和PSRR表明是否具有良好的電源抑制特性，但僅憑它們并不足以確定紋波應有多低。本文介紹如何利用PSMR和PSRR確定紋波容限閾值或最大允許電源噪聲。只有確定與電源頻譜輸出相匹配的閾值才可能實現優化電源系統設計。如果確保電源噪聲低于其最大規格值，則優化電源不會降低每個模擬信號處理器件的動態性能。

電源噪聲對模擬信號處理器件的影響

應了解電源噪聲對模擬信號處理器件的影響。這些影響可通過三個測量參數進行量化：

無雜散動態范圍(SFDR)

信噪比(SNR)

相位噪聲(PN)

了解電源噪聲對這些參數的影響是優化電源噪聲規格的第一步。

無雜散動態范圍(SFDR)

電源噪聲可耦合到任何模擬信號處理系統的載波信號中。電源噪聲的影響取決于其相對于頻域中載波信號的強度。一種測量方法是SFDR，它代表能與大干擾信號區分開來的最小信號 — 具體來講，就是載波信號的幅度與最高雜散信號幅度的比值，不管它在頻譜的哪個位置，都得出下式：

SFDR = 無雜散動態范圍(dB)

載波信號 = 載波信號幅度的均方根值(峰值或滿量程)

雜散信號 = 頻譜中最高雜散幅度的均方根

SFDR可以相對于滿量程(dBFS)或載波信號(dBc)來指定。電源紋波耦合到載波信號可產生干擾雜散信號，這會降低SFDR。圖1比較了采用干凈電源和噪聲電源供電兩種情況下，AD9208高速ADC的SFDR性能。在這種情況下，當1 MHz電源紋波作為調制雜散出現在ADC的快速傅立葉變換(FFT)頻譜輸出的載波頻率附近時，電源噪聲會使SFDR降低約10 dB。

圖1.使用(a)干凈電源和(b)噪聲電源兩種情況下，AD9208高速ADC的SFDR。

信噪比(SNR)

SFDR取決于頻譜中的最高雜散，而SNR則取決于頻譜內的總噪聲。SNR限制模擬信號處理系統識別低振幅信號的能力，并且理論上受系統中轉換器分辨率的限制。SNR在數學上定義為載波信號電平與所有噪聲頻譜分量(前五次諧波和直流除外)之和的比值，其中：

SNR = 信噪比(dB)

載波信號 = 載波信號的均方根值(峰值或滿量程)

頻譜噪聲 = 除前五次諧波之外的所有噪聲頻譜分量的均方根和

噪聲電源通過在載波信號中耦合并在輸出頻譜中添加噪聲頻譜分量，可降低SNR。如圖2所示，當1 MHz電源紋波在FFT輸出頻譜中產生頻譜噪聲分量時，AD9208高速ADC的SNR從56.8 dBFS降低到51.7 dBFS。

圖2.使用(a)干凈電源和(b)噪聲電源兩種情況下，AD9208高速ADC的SNR。

相位噪聲(PN)

相位噪聲是衡量信號頻率穩定性的參數。理想情況下，振蕩器應能夠在一定時間段內產生一組特定的穩定頻率。但是在現實世界中，信號中總是存在一些小的干擾幅度和相位波動。這些相位波動或抖動分布在頻譜中的信號兩側。

相位噪聲可采用多種方式定義。在本文中，相位噪聲定義為單邊帶(SSB)相位噪聲，這是一種常用定義，其使用載波信號偏移頻率的功率密度與載波信號總功率的比值，其中：

SSB PN = 單邊帶相位噪聲(dBc/Hz)

邊帶功率密度 = 載波信號偏移頻率下每1 Hz帶寬的噪聲功率(W/Hz)

載波功率 = 總載波功率(W)

對于模擬信號處理器件，通過時鐘電源電壓耦合到器件時鐘中的電壓噪聲會產生相位噪聲，進而影響內部本振(LO)的頻率穩定性。這擴大了頻譜中LO頻率的范圍，增加了與載波相對應的偏移頻率下的功率密度，從而增加了相位噪聲。

圖3比較了由兩個不同電源供電時ADRV9009 收發器的相位噪聲性能。圖3a顯示兩個電源的噪聲頻譜，圖3b顯示產生的相位噪聲。兩個電源都基于采用展頻(SSFM)的 LTM8063 μModule 穩壓器。SSFM的優勢在于，通過將基頻分布在一定范圍內，可改善轉換器的基波開關頻率及其諧波的噪聲性能。從圖3a中可以看出這一點 — 注意在1 MHz及其諧波處具有相對較寬的噪聲峰值。需要權衡考量的一點是，SSFM的三角波調制頻率會產生低于100 kHz的噪聲 — 注意峰值從2 kHz左右開始。

圖3.(a) 輸出噪聲量有顯著差異的兩個不同電源。(b) 分別由這兩個電源供電時，ADRV9009產生的相位噪聲性能。

備用電源添加一個低通濾波器以抑制高于1 MHz的噪聲，添加一個 ADP1764 低壓差(LDO)后置穩壓器以減少整體本底噪聲，特別是低于10 kHz的噪聲(主要是SSFM產生的噪聲)。由于額外濾波，整體電源噪聲獲得改善，從而增強了10 kHz偏移頻率以下的相位噪聲性能，如圖3b所示。

模擬信號處理器件的電源噪聲靈敏度

負載對電源紋波的靈敏度可以通過兩個參數來量化：

電源電壓抑制比(PSRR)

電源調制比(PSMR)

電源電壓抑制比(PSRR)

PSRR表示器件在一定頻率范圍內衰減電源引腳噪聲的能力。通常，有兩種類型的PSRR：靜態(直流)PSRR和動態(交流)PSRR。直流PSRR用于衡量直流電源電壓變化引起的輸出失調變化。這一點幾乎無需關注，因為電源系統應該會為負載提供穩定調節的直流電壓。另一方面，交流PSRR表示器件在一定頻率范圍內抑制直流電源中交流信號的能力。

交流PSRR通過在器件的電源引腳注入正弦波信號，并觀察在注入頻率下出現在數據轉換器/收發器輸出頻譜本底噪聲上的誤差雜散來確定(圖4)。交流PSRR定義為測得的注入信號幅度與輸出頻譜上相應的誤差雜散幅度之比，其中：

誤差雜散 = 注入紋波引起的輸出頻譜中的雜散幅度

注入紋波 = 在輸入電源引腳處耦合并測量的正弦波幅度

圖4.電源紋波引起的模擬信號處理器件輸出頻譜中的誤差雜散。

圖5所示為典型PSRR設置的方框圖。以AD9213 10 GSPS高速ADC為例，在1.0 V模擬電源軌上有源耦合1 MHz、13.3 mV峰峰值正弦波。在ADC的–108 dBFS FFT頻譜本底噪聲之上出現相應的1 MHz數字化雜散。1 MHz數字化雜散為–81 dBFS，對應的峰峰值電壓為124.8 μV，參考1.4 V峰峰值的模擬輸入滿量程范圍。使用公式4計算1 MHz的交流PSRR，得到1 MHz的交流PSRR為40.5 dB。圖6顯示了AD9213 1.0 V AVDD軌的交流PSRR。

圖5.PSRR/PSMR測試設置的簡化方框圖。

圖6.1.0 V AVDD軌的AD9213高速ADC交流PSRR。

電源調制比(PSMR)

PSMR對模擬信號處理器件的影響與PSRR不同。PSMR表示使用RF載波信號進行調制時，器件對電源噪聲的靈敏度。這種效應可以看作是施加于器件的載波頻率周圍的調制雜散，表現為載波邊帶。

電源調制通過使用線路注入器/耦合電路將輸入紋波信號與干凈的直流電壓相結合來實現。電源紋波作為正弦波信號從信號發生器注入電源引腳。調制到RF載波的正弦波產生邊帶雜散，其偏移頻率等于正弦波頻率。雜散水平受正弦波幅度和器件靈敏度的影響。簡化的PSMR測試設置與PSRR的相同，如圖5所示，但輸出主要顯示載波頻率及其邊帶雜散，如圖7所示。PSMR定義為電源注入紋波幅度與載波周圍調制邊帶雜散幅度的比值，其中：

調制雜散 = 注入紋波引起的載波頻率邊帶雜散幅度

注入紋波 = 在輸入電源引腳處耦合并測量的正弦波幅度

圖7.電源紋波引起的載波信號中的調制邊帶雜散。

假設AD9175 12.6 GSPS高速DAC在100 MHz載波下工作，在1.0 V AVDD軌上有源耦合約3.05 mV峰峰值的10 MHz電源紋波。載波信號的邊帶中出現相應的24.6 μV峰峰值調制雜散，偏移頻率等于約10 MHz的電源紋波頻率。使用公式5計算10 MHz的PSMR，得到41.9 dB。圖8顯示通道DAC0在各種載波頻率下的AD9175 1.0V AVDD軌PSMR。

圖8.1.0 V AVDD軌(通道DAC0)的AD9175高速DAC PSMR。

確定最大允許電源紋波

PSMR可與受電器件的基準閾值相結合，用于確定模擬信號處理器件的每個電源域的最大允許電壓紋波?；鶞书撝当旧砜梢允菐讉€值之一，代表器件可容忍而不會顯著影響其動態性能的允許雜散電平(由電源紋波引起)。此雜散電平可以是無雜散動態范圍(SFDR)，最低有效位(LSB)的百分比或輸出頻譜本底噪聲。公式6顯示最大允許輸入紋波(VR_MAX)與PSMR和各器件測得的本底噪聲呈函數關系，其中：

VR_MAX = 在輸出頻譜本底噪聲中產生雜散之前各個電源軌上的最大允許電壓紋波

PSMR = 目標電源軌的噪聲靈敏度(dB)

閾值 = 預定義的基準閾值(本文中為輸出頻譜本底噪聲)

例如，AD9175的輸出頻譜本底噪聲約為1 μV峰峰值。1800 MHz載波在10 MHz紋波下的PSMR約為20.9 dB。使用公式6，器件電源引腳中可容忍而不會降低其動態性能的最大允許紋波為11.1 μV峰峰值。

圖9顯示LT8650S 降壓型Silent Switcher 穩壓器(帶和不帶輸出LC濾波器)的頻譜輸出和AD9175 1.0 V AVDD軌的最大允許紋波的組合結果。穩壓器頻譜輸出包含基波開關頻率及其諧波處的雜散。直接為AD9175供電的LT8650S產生超過最大允許閾值的基頻，導致在輸出頻譜中產生調制邊帶雜散，如圖10所示。只需添加一個LC濾波器就可以將開關雜散降至最大允許紋波以下，如圖11所示。

圖9.LT8650S在1.0 V AVDD軌上的電源頻譜輸出和最大允許電壓紋波的關系。

圖10.AD9175 DAC0在1800 MHz載波頻率下的輸出頻譜(使用LT8650S DC-DC Silent Switcher轉換器直接輸出到AVDD軌)。

圖11.AD9175 DAC0在1800 MHz載波頻率下的輸出頻譜(使用帶LC濾波器電源的LT8650S)。

part 1總結

高速模擬信號處理器件出色的動態性能很容易被電源噪聲削弱。為了避免系統性能下降，必須充分了解信號鏈對電源噪聲的靈敏度。這可通過設定最大允許紋波來確定，最大允許紋波對于配電網絡(PDN)設計至關重要。知道最大允許紋波閾值后，就可以采用各種方法來設計優化電源。如果最大允許紋波具有良好的裕度，則PDN不會降低高速模擬信號處理器件的動態性能。

高速數據轉換器

part 2

“高性能模擬信號處理器件要實現出色性能，真正的噪聲限值是多少?”噪聲只是設計配電網絡(PDN)時的一個可測量的參數。如果單純只是最小化噪聲，可能需要以增大尺寸、提高成本或者降低效率為代價。優化配電網絡可以改善這些參數，同時將噪聲降低到必要的水平。

這一部分我們將在高性能信號鏈中電源紋波的影響基礎上做進一步分析，探討如何優化高速數據轉換器的配電網絡。

我們將對標準PDN與經過優化的PDN進行比較，了解在哪些方面可以實現空間、時間和成本優化。后續文章將探討適合其他信號鏈器件(例如RF收發器)的特定優化解決方案。

AD9175雙通道12.6 GSPS高速數模轉換器的電源系統優化

AD9175 是一款高性能、雙通道、16位數模轉換器(DAC)，支持高達12.6 GSPS的DAC采樣速率。該器件具有8通道、15.4 Gbps JESD204B數據輸入端口、高性能片內DAC時鐘倍頻器和數字信號處理功能，適合單頻段和多頻段直接至射頻(RF)無線應用。

我們來看看如何為這個雙通道高速DAC優化PDN。圖12顯示安裝在現成評估板上的AD9175高速DAC的標準配電網絡。該PDN由一個ADP5054分立式四通道開關和三個低壓降(LDO)后置穩壓器構成。旨在驗證是否可以改進和簡化該PDN，同時確保其輸出噪聲不會導致DAC性能大幅下降。

圖12.集成在現成評估板上的AD9175高速DAC的標準PDN。

AD9175需要8個電源軌，可以分為4組，分別是：

1 V模擬(2個電源軌)

1 V數字(3個電源軌)

1.8 V模擬(2個電源軌)

1.8 V數字(1個電源軌)

分析：噪聲要求

在實施優化之前，必須先了解這些電源軌的電源靈敏度。這里將重點討論模擬電源軌，因為相比數字電源軌，它們對噪聲更加敏感。

模擬電源軌的電源調制比(PSMR)如圖13所示。注意，1 V模擬電源軌在1/f頻率區域內較為敏感，而1.8 V模擬電源軌在開關轉換器的工作頻率范圍(100 kHz至約1 MHz)內更敏感。

圖13.1 V模擬電源軌和1.8 V模擬電源軌上的AD9175高速DAC PSMR。

一種優化方法是使用帶有LC濾波器的低噪聲開關穩壓器。圖14顯示 LT8650S Silent Switcher穩壓器(帶和不帶LC濾波器)在展頻(SSFM)模式關閉時的傳導頻譜輸出。如 第1部分所述，SSFM可以降低開關頻率噪聲幅度，但會因為三角調制頻率在1/f區域產生噪聲峰值。由于1/f噪聲已小幅偏離該閾值，增加的噪聲可能超過此電源軌的最大允許紋波閾值。因此，不建議在這種情況下使用SSFM。最大允許電壓紋波閾值代表電源紋波電平，當超過該值時，DAC載波信號中的邊帶雜散將出現在DAC輸出頻譜的1 μV p-p本底噪聲上方。

從這些結果可以看出，開關穩壓器的1/f噪聲沒有超過1 V模擬電源軌的最大允許紋波閾值。此外，LC濾波器足以將LT8650S的基本開關紋波和諧波降至最大允許紋波閾值以下。

圖14.LT8650S傳導頻譜輸出與1 V模擬電源軌的最大允許紋波閾值之間的關系。

圖15顯示 LT8653S (帶和不帶LC濾波器)的傳導頻譜輸出。如圖所示，1.8 V電源軌的最大允許電壓紋波不會在AD9175輸出頻譜的1 μV p-p本底噪聲內產生雜散?？梢钥闯?，LT8653S的1/f噪聲沒有超過最大允許紋波閾值，LC濾波器足以將LT8653S的基本開關紋波和諧波降至最大允許紋波閾值以下。

圖15.LT8653S傳導頻譜輸出與1.8 V模擬電源軌的最大允許紋波閾值之間的關系。

結果：優化PDN

圖16顯示AD9175的優化配電網絡。旨在提高效率，降低空間要求以及圖12中PDN的功率損耗，同時實現AD9175出色的動態性能。噪聲目標是基于圖14和圖15所示的最大允許波紋閾值。

圖16.AD9175高速DAC的優化PDN。

優化的配電網絡由LT8650S和LT8653S Silent Switcher穩壓器，以及模擬電源軌上的LC濾波器構成。在這個PDN中，1 V模擬電源軌由LT8650S的VOUT1供電，LT8650S后接LC濾波器;1 V數字電源軌直接由同一個LT8650S的VOUT2供電，其后無需連接LC濾波器。對于AD9175，其數字電源軌對電源噪聲不太敏感，因此可以在不降低DAC動態性能的情況下直接為這些電源軌供電。帶有LC濾波器的LT8653S直接為1.8 V模擬和1.8 V數字電源軌供電。

表1比較了優化PDN和標準PDN(如圖12所示，由一個四通道降壓開關和三個LDO穩壓器構成)的性能。從組件大小來看，優化后的解決方案比標準解決方案減小70.2%。此外，效率從69.2%提高到83.4%，整體節能1.0 W。

表1.AD9175優化PDN與標準PDN進行比較

為了驗證優化PDN的噪聲性能是否足以滿足高性能技術規格要求，對AD9175進行相位噪聲評估，并檢測載波周圍邊帶雜散的DAC輸出頻譜。如表2所示，相位噪聲檢測結果在數據手冊技術規格規定的限值內。AD9175輸出頻譜的載波頻率很干凈，沒有可見的邊帶雜散，如圖17所示。

表2.使用圖16中的優化PDN時，AD9175在1.8 GHz載波下的相位噪聲

圖17.使用優化PDN的AD9175輸出頻譜(1.8 GHz、–7 dBFS載波)。

AD9213 10.25 GSPS高速模數轉換器的電源系統優化

AD9213是一款單通道、12位、6 GSPS或10.25 GSPS、射頻(RF)模數轉換器(ADC)，具有6.5 GHz輸入帶寬。AD9213支持高動態范圍頻率和需要寬瞬時帶寬和低轉換誤差率(CER)的時域應用。AD9213具有16通道JESD204B接口，以支持最大帶寬能力。

圖18顯示現成評估板上AD9213高速ADC的標準配電網絡，由一個 LTM4644-1 μModule 四通道開關和兩個線性穩壓器構成。該解決方案的大小和能效都較為高效，但它還可以改進嗎?如本系列文章所述，優化的第一步是量化AD9213的靈敏度——即實際設置PDN輸出噪聲的限值，以免導致ADC性能大幅下降。在這里，我們將介紹使用兩個μModule穩壓器的另一種替代PDN解決方案，并比較該方案與標準現成解決方案的性能。

圖18.集成在現成評估板上的AD9213高速DAC的標準PDN。

AD9213 10 GSPS ADC需要15個不同的電源軌，這些電源軌可以分為4組：

1 V模擬(3個電源軌)

1 V數字(6個電源軌)

2 V模擬(2個電源軌)

2 V數字(4個電源軌)

分析：噪聲要求

我們探討的優化解決方案使用兩個μModule穩壓器(LTM8024和LTM8074)和一個LDO后置穩壓器取代LTM4644-1 μModule四通道開關和兩個線性穩壓器。

圖19顯示在2.6 GHz載波頻率下，AD9213的1 V模擬電源軌和2 V模擬電源軌的PSMR結果。1 V模擬電源軌的PSMR比2 V模擬電源軌更低，所以它更加敏感。

圖19.在2.6 GHz載波頻率下，AD9213高速ADC的1 V模擬電源軌和2 V模擬電源軌的PSMR。

圖20顯示LTM8024(帶和不帶LDO穩壓器)在強制連續模式(FCM)下的頻譜輸出。圖中還顯示最大允許電壓紋波閾值的疊加不會在AD9213輸出頻譜的–98 dBFS本底噪聲中產生雜散。直接為1 V模擬電源軌供電時，LTM8024輸出中未經濾波的1/f噪聲和基波開關雜散超過了最大允許紋波閾值。

圖20.LTM8024頻譜輸出與1 V模擬電源軌的最大允許紋波閾值之間的關系。

為LTM8024添加 ADP1764 LDO后置穩壓器可將1/f噪聲、基本開關紋波及其諧波降低至最大允許紋波閾值以下，如圖20所示。需要在線性穩壓器輸入端提供一些裕量電壓。在本例中，從LTM8024輸出1.3 V至后置穩壓器的輸入。這個300 mV符合LDO穩壓器的推薦裕量電壓規格，同時能夠最大限度降低其功率損耗;比標準解決方案使用的500 mV更為合適。

對于2 V電源軌：圖21顯示LTM8074 μModule穩壓器(帶和不帶LC濾波器)在強制連續模式下的頻譜輸出。圖中也顯示了最大允許電壓紋波閾值。此閾值代表電源紋波電平，當超過該值時，DAC載波信號中的邊帶雜散將出現在AD9213輸出頻譜的–98 dBFS本底噪聲上方。這里，與1 V模擬電源軌類似，直接為2 V模擬電源軌供電時，穩壓器開關雜散會超過最大允許紋波閾值。但是，不需要LDO穩壓器，而是由LTM8074輸出端的LC濾波器將開關雜散降低至最大允許紋波閾值以下。

圖21.LTM8074頻譜輸出與2 V模擬電源軌的最大允許紋波閾值之間的關系。

結果：優化PDN

圖22顯示根據電源靈敏度評估結果得到的優化配電網絡。與標準解決方案一樣，它使用三個功率IC;在本例中，分別是LTM8024、LTM8074和ADP1764。在該解決方案中，LTM8024 μModule穩壓器VOUT1由ADP1764進行后置調節，以便為相對敏感的1 V模擬電源軌供電。1 V數字電源軌直接由LTM8024的VOUT2供電。與AD9175 DAC類似，AD9213的數字電源軌對電源噪聲不太敏感，因此可以直接為這些電源軌供電，并且不會降低DAC動態性能。帶有LC濾波器的LTM8074為2 V模擬和2 V數字電源軌供電。

圖22.AD9213高速ADC的優化PDN。

表3比較了優化PDN與現成標準PDN的性能。如圖18所示，標準PDN使用一個四通道降壓開關和兩個LDO穩壓器。組件大小減小15.4%，效率從63.1%提高到73.5%，整體節能1.0 W。

表3.AD9213高速ADC的優化PDN與標準PDN比較

為了驗證優化PDN的性能，從SFDR和SNR兩個方面對AD9213進行評估，并檢查載波周圍邊帶雜散的FFT輸出頻譜。結果顯示，SNR和SFDR的性能在數據手冊給出的技術規格限值范圍內，如表4所示。圖23顯示AD9213的FFT輸出頻譜，其載波頻率很干凈，沒有可見的邊帶雜散。

表4.使用圖11中的優化PDN時，AD9213在2.6 Ghz載波下的動態性能

圖23.使用圖11中的優化PDN時，AD9213的FFT頻譜(2.6 GHz、–1 dBFS載波)。

part 2 總結

高性能數據轉換器的現成評估板中包含配電網絡，旨在滿足這些信號處理IC的噪聲要求。即使這些評估板在設計時經過了仔細考量，配電網絡仍有改進的空間。本文研究了兩種PDN：一種適用于高速DAC，一種適用于高速ADC。與標準PDN相比，我們的優化方案在空間要求、效率，尤其是重要的熱性能方面都有所改進。通過使用替代設計，或當前不可用的器件，可以進一步改善某些參數。

RF收發器

part 3

本部分將探討器件對來自各電源軌的噪聲的敏感度，確定哪些器件需要額外的噪聲濾波。本文提供了一種優化的電源解決方案，并通過將其SFDR和相位噪聲性能與當前PDN(當連接到RF收發器時)進行比較來進一步驗證。

優化ADRV9009 6 GHz雙通道RF收發器的電源系統

ADRV9009 是一款高集成度射頻(RF)、捷變收發器，提供雙通道發射器和接收器、集成式頻率合成器以及數字信號處理功能。這款IC具備多樣化的高性能和低功耗組合，可滿足3G、4G和5G宏蜂窩時分雙工(TDD)基站應用要求。

圖24顯示了ADRV9009雙通道收發器的標準PDN。PDN由一個 ADP5054 四通道開關穩壓器和四個線性穩壓器組成。這里的目標是了解配電網絡的哪些性能參數可以改善，同時產生的噪聲不會降低收發器的性能。

圖24.ADRV9009雙通道收發器的標準評估板配電網絡。此設置使用一個ADP5054四通道穩壓器和四個LDO后置穩壓器來滿足噪聲規格，并較大限度地提高收發器的性能。目標是改善該解決方案。

如文所述是為了優化PDN，量化ADRV9009對電源噪聲的敏感度是必要的。ADRV9009 6 GHz雙通道RF收發器需要如下五個不同的電源軌：

1.3 V模擬(VDDA1P3_AN)

1.3 V數字(VDDD1P3_DIG)

1.8 V發射器和BB (VDDA_1P8)

2.5 V接口(VDD_INTERFACE)

3.3 V輔助(VDDA_3P3)

分析

圖25顯示了模擬電源軌(VDDA1P3_AN、VDDA_1P8和VDDA_3P3)的接收器1端口PSMR結果。對于數字電源軌(VDDD1P3_DIG和VDD_INTERFACE)，我們利用信號發生器能夠產生的最大注入紋波在輸出頻譜中未產生雜散，因此我們無需擔心最小化這些電源軌上的紋波。調制雜散幅度用dBFS表示，其中最大輸出功率(0 dBF)相當于50Ω系統中的7 dBm或1415.89 mV p-p。

圖25.ADRV9009收發器的模擬電源軌在接收器1處的PSMR性能。

對于VDDA1P3_AN電源軌，測量是在收發器板的兩個不同分支上進行。請注意，在圖25中，PSMR在<200kHz紋波頻率時低于0 dB，表示這些頻率下的紋波產生更高的相同幅度調制雜散。這意味著在200 kHz以下，接收器1對VDDA1P3_AN電源軌產生的最小紋波也非常敏感。

VDDA_1P8電源軌在收發器板上分為兩個分支：VDDA1P8_TX和VDDA1P8_BB。VDDA1P8_TX電源軌在100 kHz時達到最小PSMR，約為27 dB，對應于100kHz紋波的63.25 mV p-p，產生2.77 mV p-p的調制雜散。VDDA1P8_BB在5 MHz紋波頻率時測量約11 dB的最小值，相當于0.136 mV p-p的注入紋波產生的0.038 mV p-p雜散。

VDDA_3P3數據顯示，在大約130 kHz及以下，PSMR低于0 dB，表示接收器1處的RF信號對來自VDDA_3P3的噪聲非常敏感。該電源軌的PSMR隨著頻率提高而上升，在5 MHz達到72.5 dB。

總之，PSMR結果表明，在這些電源軌中，VDDA1P3_AN和VDDA_3P3電源軌噪聲最令人擔憂，貢獻了ADRV9009收發器最大部分的耦合到接收器1的紋波量。

圖26顯示了ADRV9009模擬電源軌的PSRR性能。VDDA1P3_AN的PSRR在最高 1MHz時保持平坦，約為60 dB;在5 MHz時略有下降，最小值為46 dB。這可以被視為5 MHz的0.127 mV p-p紋波，其產生0.001 mV p-p雜散，該雜散與調制RF信號一起位于LO頻率之上。

圖26.ADRV9009收發器的模擬電源軌在接收器1處的PSRR性能。

ADRV9009的VDDA1P8_BB電源軌的PSRR在5 MHz時達到約47 dB的最小值，而VDDA1P8_TX電源軌的PSRR不會低于約80 dB。在1 MHz以下的頻譜中，VDDA_3P3的PSRR高于所示的90 dB。測量在90 dB時發生削波，因為最高1 MHz的最大注入紋波為20 mV p-p——這不夠高，無法產生高于本振的本底噪聲的雜散。該電源軌的PSRR高于所示的1 MHz以下的情況，因為隨著頻率提高，它在4 MHz時下降到76.8 dB，其最低值在10 kHz至10 MHz范圍內。

與PSMR結果類似，PSRR數據表明，耦合到本振頻率(特別是高于1 MHz)的大部分噪聲來自VDDA1P3_AN和VDDA_3P3電源軌。

為了確定電源是否能夠滿足噪聲要求，測量直流電源的紋波輸出，并繪制一個100 Hz至100 MHz頻率范圍的波形，例如圖27所示。在該頻譜上增加一個覆蓋層：調制信號上將出現邊帶雜散的閾值。覆蓋的數據是通過在幾個參考點將正弦紋波注入到指定電源軌而獲得的，用以了解什么紋波水平產生邊帶雜散，如第1部分所討論的。

圖27至圖29中所示的閾值數據是針對收發器最敏感的三個電源軌的。圖中顯示了不同DC-DC轉換器配置、使能/未使能展頻(SSFM)、通過LDO穩壓器或低通(LC)濾波器進行更多濾波等情況下的電源軌頻譜。這些波形是在電源板上測量，并留下了比噪聲限值低6 dB甚至更多的裕量。

測試

圖27顯示了VDDA1P3_AN電源軌的雜散閾值，以及LTM8063 μModule 穩壓器不同配置的實測噪聲頻譜。如圖27所示，在禁用展頻(SSFM)的情況下，使用LTM8063為電源軌直接供電，在LTM8063的基波工作頻率和諧波頻率處產生超過閾值的紋波。具體說來，紋波在1.1 MHz時超過限值0.57 mV，表明需要后置穩壓器和濾波器的某種組合來抑制開關穩壓器的噪聲。

圖27.為VDDA1P3_AN電源軌供電的LTM8063(不同配置)的輸出噪聲頻譜，以及該電源軌允許的最大紋波。

如果僅增加LC濾波器(無LDO穩壓器)，則開關頻率處的紋波剛剛達到最大允許的紋波——可能沒有足夠的設計裕量來確保收發器性能較佳。增加 ADP1764 LDO后置穩壓器并開啟LTM8063的展頻模式，可以降低整個頻譜上的基波開關紋波幅度及其諧波，以及SSFM在1/f區域中引起的噪聲峰值。通過開啟SSFM并增加LDO穩壓器和LC濾波器，可以實現優質效果，降低開關動作所引起的剩余噪聲，給最大允許紋波留下約18 dB的裕量。

展頻將噪聲擴散到更寬頻帶上，從而降低開關頻率及其諧波處的峰值和平均噪聲。這是通過3 kHz三角波上下調制開關頻率來做到的。這會在3 kHz處引入新的紋波，LDO穩壓器會進行處理。

使能SSFM后，由此產生的低頻紋波及其諧波在圖28和圖29所示的VDDA_1P8和VDDA_3P3輸出頻譜中顯而易見。如圖28所示，使能SSFM時 LTM8074 的噪聲頻譜為VDDA_1P8電源軌的最大允許紋波提供最小約8 dB的裕量。因此，滿足此電源軌的噪聲要求不需要后置穩壓器濾波。

圖28.為VDDA_1P8電源軌供電的LTM8074(SSFM開啟)的輸出噪聲頻譜，以及該電源軌允許的最大紋波。

圖29顯示了LTM8074 μModule穩壓器不同配置的噪聲頻譜，以及3.3V VDDA_3P3電源軌的最大噪聲要求。對于此電源軌，我們使用LTM8074 Silent SwitcherμModule穩壓器來分析結果。僅使用LTM8074的配置(無濾波器或LDO后置穩壓器)產生的噪聲超過限值，無論是否使能展頻模式。

圖29.為VDDA_3P3電源軌供電的LTM8074(不同配置)的輸出噪聲頻譜，以及該電源軌允許的最大紋波。請注意電源軌對低頻紋波的敏感性，因為此噪聲可能在3.3 V供電的時鐘中引起相位抖動。

兩個備選配置的結果符合>6 dB裕量的噪聲規格：未使能SSFM的LTM8074加上LC濾波器，以及使能SSFM的LTM8074加上LDO后置穩壓器。雖然二者均以充足的裕量滿足了要求，但LDO后置穩壓器解決方案在此更有優勢。這是因為VDDA_3P3電源軌還提供3P3V_CLK1時鐘電源，因此1/f噪聲的減少相對更重要——如果不予處理，這里的噪聲可以轉化為本振中的相位抖動。

優化解決方案

基于上述測試結果，圖30顯示了一種優化解決方案，當用在ADRV9009收發器板上時，它能提供>6 dB的噪聲裕量。

圖30.使用LTM8063和LTM8074 μModule穩壓器的ADRV9009收發器優化PDN。

表5顯示了優化PDN與標準PDN的對比。組件大小減小29.8%，效率從66.9%提高到69.9%，整體節能0.5 W。

表5.ADRV9009優化PDN與當前PDN的比較

為了驗證該優化電源解決方案在系統噪聲性能方面的效果，我們執行了相位噪聲測量。將圖30中的優化解決方案與控制案例——ADRV9009評估板的工程版本，即使用圖24所示PDN的AD9378評估板——進行比較。使用相同電路板，但采用圖30所示的PDN，比較相位噪聲結果。理想情況下，優化解決方案達到或超過數據手冊參考曲線所示的性能。

圖31比較了使用標準ADP5054電源的AD9378評估板相位噪聲結果與使用LTM8063和LTM8074電源的同一評估板的結果。相比于ADP5054電源解決方案，μModule電源解決方案的性能略優，高出大約2 dB。

圖31.ADP5054與μModule器件的PSU之間的AD9378相位噪聲性能比較，測量條件：LO = 1900 MHz，PLL BW = 425 kHz，穩定性 = 8。

如圖31和表6所示，由于外部本振使用了低相位噪聲信號發生器，兩種電源解決方案的測量結果均顯著低于數據手冊規格。

表6.相位噪聲測量結果，LO = 1900 MHz

采用兩種電源解決方案的收發器的SFDR測量結果如表7所示，兩種方案的性能相當，除了LO = 3800 MHz，這種情況下ADP5054的開關紋波開始在載波信號輸出頻譜上產生調制雜散，如圖32所示。

表7.ADRV9009收發器SFDR性能

圖32.發射器1載波信號和電源開關頻率引起的雜散頻率。測量條件：LO = 3800 MHz，Fbb = 7 MHz，–10 dBm。

part 3 總結

不同應用有不同要求，評估板的配電網絡可能需要進一步改進或改變。量化信號處理IC噪聲要求的能力為電源設計或只是優化現有電源解決方案提供了更有效的方式。對于ADRV9009之類的高性能RF收發器，在PDN中設置噪聲注入以確定可容許多大電源噪聲，有助于我們改進當前PDN的空間需求、效率和至關重要的熱性能。請繼續關注本電源系統優化系列的后續篇目。

這篇萬字長文，是否解決了您的一些困惑?是否優化了您的信號鏈電源系統?是否為您的新設計提供了一些新的思路呢?歡迎在『留言區』分享您的讀后感

原文標題：如何優化信號鏈的電源系統?一篇萬字長文為您解答!

文章出處：【微信公眾號：亞德諾半導體】歡迎添加關注!文章轉載請注明出處。

審核編輯：湯梓紅