SiC MOSFET學習筆記：各家SiC廠商的MOSFET結構

當前量產主流SiC MOSFET芯片元胞結構有兩大類，是按照柵極溝道的形狀來區分的，平面型和溝槽型。

如上圖，左邊是一顆典型的平面SiC MOSFET芯片（宏觀圖）其中G區是柵極焊盤（gate pad），也就是引出柵極引線的地方，起控制作用。

AA是有源區（active area），其中AA的正面是源級區（source），鍵合源級引線過大電流；

背面是漏極區（drain），右圖黑色部分代表背面金屬（back metal），一般是鈦鎳銀（TiNiAg）或者鋁硅銅（AlSiCu）或者鎳鈀金（NiPdAu），背面金屬焊接到襯板上，電流方向是襯板到芯片背面再到芯片正面再從源級引線出來。

可以看到左邊的圖中，在有源區AA中有許多條狀單元，每個單元大小形狀都一模一樣，這樣的最小功能單元叫元胞，芯片的功能就是由這億萬個元胞來完成的，元胞與元胞之間的中心距離為pitch。

SiC MOSFET經過幾代的發展，目前已經出現從平面柵到溝槽柵的各個版本：

其中平面柵（planar gate）是最早出現的，由于其結構簡單，fab工藝難度小，因此其研發難度相對較低，但是由于平面柵的溝道電阻較大，因此在效率方面相比溝槽柵較弱。

相比之下穩定的溝槽柵的出現稍晚，直到2016年，才有穩定的量產方案出來，其中最具有代表性的是日本Rohm的雙溝槽結構（Double Trench）和英飛凌的半包溝槽結構（Asymmetrical Trench）

由于溝槽柵結構相比平面柵結構消除了大部分的JFET效應，因此其溝道電阻較小，通態阻抗相比平面柵結構優勢明顯。

上圖是三家典型的廠商器件結構，其中A家我猜是Rohm的雙溝槽柵結構，B我猜是Cree的平面柵結構，C不用猜，肯定是英飛凌的非對稱半包溝槽柵結構。

由上文可知，平面柵性能肯定是不如溝槽的，這個從各家產品的Rdson就看得出來，典型的1200V 5*5mm芯片英飛凌大概能做到15mΩ以下，Rohm能做到13mΩ，Cree和ST由于是平面柵，即使工藝能力很強，也只能做到17mΩ。

但是溝槽結構也帶來一個問題，就是制造工藝難度大，特別是溝槽底部拐角處，電場強度大，電應力集中，容易產生可靠性問題。高槽角電場在Si材料可能風險不大，但是SiC材料就容易出問題。

這張圖就可以很清晰地看到電場的分布情況，我們知道，電勢是場強對距離的積分，同時我們還知道，P-N結會形成耗盡層，并在反偏情況下向外拓展，這就使得電場強度的分布不均勻，尤其是在拐角處。

通過仿真分析可以看出，柵極溝槽拐角處和源級溝槽的拐角處電場強度是非常大的，如果這個場強超過材料本身的臨界擊穿場強，就會造成擊穿，器件失效。

如何解決溝槽柵拐角電場集中的問題？目前常見的方案是添加底部P型掩蔽層（P Shield）進行保護，也叫BPW（bottom P well）

如圖，a是常規的MOS（conventional MOS）結構不帶P掩蔽層，

b是Rohm的雙溝槽（Double trech）結構形成的源級P掩蔽層

c是定制掩蔽柵（shielded fin）結構，特意在柵極下方形成P掩蔽層

來源：重慶大學蔣華平老師

可以看到，不加任何掩蔽層（保護層）的常規結構a，其溝槽拐角處的電場強度最高，達到了5.87MV/cm。

而b的雙溝槽結構通過源級溝槽形成的P掩蔽層，通過改變耗盡層形狀，改變了電場方向，緩解了溝槽拐角處的電場集中，場強降到了3.21MV/cm

c的定制化掩蔽柵（shield fin）結構和英飛凌的半包溝槽類似，直接在拐角處添加一個P掩蔽層，對柵極溝槽進行保護，場強降到了2.55MV/cm

最后欣賞下芯片設計美學之 Rohm雙溝槽? VS ?英飛凌半包溝槽：

來源：東南大學Zhaoxiang Wei老師

　　審核編輯：湯梓紅