SiC MOSFET的橋式結構

在探討“SiC MOSFET：橋式結構中Gate-Source電壓的動作”時，本文先對SiC MOSFET的橋式結構和工作進行介紹，這也是這個主題的前提。

SiC MOSFET的橋式結構

下面給出的電路圖是在橋式結構中使用SiC MOSFET時最簡單的同步式boost電路。該電路中使用的SiC MOSFET的高邊（HS）和低邊（LS）是交替導通的，為了防止HS和LS同時導通，設置了兩個SiC MOSFET均為OFF的死區時間。右下方的波形表示其門極信號（VG）時序。

該電路中HS和LS MOSFET的Drain-Source電壓（VDS）和漏極電流（ID）的波形示意圖如下。這是電感L的電流處于連續動作狀態，即所謂的硬開關狀態的波形。

橫軸表示時間，時間范圍Tk（k=1～8）的定義如下：

T1： LS為ON時、MOSFET電流變化的時間段
T2： LS為ON時、MOSFET電壓變化的時間段
T3： LS為ON時的時間段
T4： LS為OFF時、MOSFET電壓變化的時間段
T5： LS為OFF時、MOSFET電流變化的時間段
T4～T6： HS變為ON之前的死區時間
T7： HS為ON的時間段（同步整流時間段）
T8： HS為OFF時、LS變為ON之前的死區時間

從下一篇文章開始，將以上述內容為前提展開介紹。希望通過本文大致了解這種SiC MOSFET橋式電路的工作、以及電壓和電流的波形。

本文轉載自：Rohm

審核編輯 黃宇