從零開始寫的RISC-V內核玉衡處理器

　　　一、簡介

　　玉衡（YuHeng）基于開源 RISC-V 指令集架構，是一款極簡的 32 位 RISC-V 處理器核。僅用于檢測和實驗。

　　玉衡不具備任何商用價值，但可以作為很好的學習平臺。

　　使用玉衡，能夠很好的了解計算機體系結構、操作系統、通信協議、編譯原理等相關知識。

　　另外，所有的運行環境均為精簡搭建，因此還可以很輕易的熟悉搭建過程。

　　不僅會用，還要知道為什么會用。

　　“這么說吧，就是為了這口醋，我才包的這頓餃子?！?/p>

　　特點與功能

　　支持 RV32IMFD 擴展指令集，通過RISC-V指令兼容性測試

　　采用五級流水線設計：IF、ID、EX、MEM、WB

　　采用自定義的總線設計：RBM（RISC-V Bus Matrix）

　　支持中斷：矢量中斷和非矢量中斷

　　支持多種外設： UART、TIMER 等

　　支持C程序運行

　　支持RT-Thread Nano 3.1.5

　　支持 UART 模擬器，可在仿真環境中進行調試

　　二、功能介紹

　　1. 整體框圖

　　框圖中部分模塊暫時未支持。

　　2. 地址分配

　　為了簡化取指階段的操作，使用 ITCM 來存放程序代碼。因此程序空間與數據空間是相互獨立的。

　　ROM、RAM 被認為是外設，所有的外設統一編址在 4G 的空間上。

　　其中 ROM 和 ITCM 是同一塊區域，二者的地址是相同的。

　　目前掛載了 3 個 UART 模塊，用于測試 UART 收發功能。

　　三、使用說明

　　硬件部分的設計源碼存放在 sources/ 路徑下

　　sources/create_project.tcl： Vivado 工程創建腳本（由 auto.bat 調用）

　　sources/pa_chip_param.v：參數文件

　　sources/pa_chip_top.v：頂層設計文件

　　sources/auto.bat：工程創建腳本

　　sources/clear.bat：工程清除腳本

　　sources/core/： 存放內核的設計源碼

　　sources/perips/： 存放外設的設計源碼

　　sources/soc： 存放存儲器和總線控制器的設計源碼

　　sources/tb： 存放 testbench 源碼

　　通過直接雙擊 auto.bat 即可實現 Vivado 工程的創建。