基于DSP的USB接口設計方案簡析

　　摘要：介紹了一種基于DSP的USB 接口設計方案，分別從接口的硬件設計、接口操作原理、軟件設計流程以及中斷服務程序設計要點等方面進行闡述，并利用Cypress 公司提供的USB2.0 接口芯片CY7C68001 實現了USB2.0 從機接口設計，通過硬件平臺的搭建和軟件程序設計，實現了PC 機與DSP 之間高速雙向地傳輸數據。
　　1 引言
　　近年來，隨著數字信號技術的發展，需要處理的數據量越來越大，處理的速度也越來越快，因此具有高速性能DSP 芯片的應用得到了廣泛重視。而通過DSP 處理的數據往往要傳輸給PC 機進行存儲和再處理，那么就必須解決DSP 與 PC 機之間的高速通信問題。本設計方案以德州儀器（TI）的C5000 系列DSP 芯片TMS320VC5416為微處理器，利用Cypress公司提供的USB2.0接口芯片CY7C68001 實現了USB2.0 從機接口設計，從而使PC機與DSP 通過USB2.0 接口實現高速雙向地傳輸數據。
　　2 TMS320VC5416 與CY7C68001 EZUSBSX2硬件接口設計
　　系統方案采用PC機作為上位機，負責USB總線上檢測到設備接入并進行枚舉、識別的過程，并且可以通過在PC機上運行應用程序來控制數據的傳輸。USB芯片作為USB設備端，連接DSP與上位機的數據交換。DSP用于實現USB協議，通過DSP編程實現DSP數據通過USB接口與PC機通信，且USB芯片的描述符寫入及各種命令狀態的處理均通過DSP編程實現。
　　TMS320VC5416 是TI 的一款16bit 定點高性能DSP，由于VC5416的功耗低、性能高，其分開的指令和數據空間使該芯片具有高度的并行操作能力，在單周期內允許指令和數據同時存取，再加上高度優化的指令集，使得該芯片具有很高的運算速度，同時該芯片本身具有豐富的片內存儲器資源以及多種片上外設，因此在工程界得到了廣泛的應用。
　　Cypress 公司的CY7C68001 EZ-USB SX2 是一款高性能、使用方便的USB2.0 接口芯片，滿足USB2.0 協議，可工作在高速（480Mbps）或全速（12Mbps）模式下，提供一個控制端點用于處理USB設備的請求以及四個可配置端點用于傳輸控制和數據信號，這四個端點共享一個4KB的FIFO空間，具備標準的8位或16位外部主機接口，可無縫連接多種標準微處理器，比方說DSP、ASIC和FPGA等，并可根據需求設置為同步或異步接口，片內集成鎖相環（PLL），該芯片廣泛應用于DSL調制解調器、MP3、讀卡器、數碼照機、掃描儀、打印機等設備。
　　系統的硬件接口設計如圖1、圖2所示，兩者通過數據、地址總線以及讀、寫信號線等進行通信，CY7C68001的片選信號連接至TMS320VC5416 的I/O空間片選信號上，CY7C68001 的FIFO擴展在VC5416 的I/O 空間上。
　　
　　
　　電源部分采用一片1117 將5V 轉為3.3V供給CY7C68001EZ-USB SX2，模擬地與數字地之間采用磁珠連接，復位部分采用RC電路設計，且芯片資料上介紹有典型值100KΩ和0.1μF。
　　3 接口操作原理
　　CY7C68001 有兩個外部接口：
　?。?） 命令接口：用來訪問CY7C68001 寄存器、Endpoint 0緩沖器，以及描述表。
　?。?） FIFO數據接口：用來訪問4個1K字節的FIFO中的數據。
　　這兩個外部接口均可以通過同步或異步的方式進行訪問。
　　本設計采用異步的方式進行訪問。根據圖3 的地址分配，利用TMS320VC5416 的三根高位地址線（A11、A12、A13）連接CY7C68001 的FIFOAD0/1/2，用以選擇FIFO2、FIFO4、FIFO6、FIFO8以及命令接口，其地址表如圖3所示。CY7C68001的地址線FIFOADR［2:0］為100B 時，選中CY7C68001 的命令口（Command）。通過CY7C68001的命令口，可以訪問37個寄存器、Endpoint 0緩沖器（64個字節FIFO）和描述表（500個字節FIFO）等，對這些寄存器進行讀寫方式采用二次尋址方式，即首先通過命令口將要尋址的寄存器的子地址和操作類型（讀或寫）寫入，然后再通過命令口將數據讀出或寫入相應的寄存器。