FPGA設計：GPIO怎么走全局時鐘網絡

易靈思提供了原語文檔，可以查看每個原語。經常有人會問，如果普通的GPIO怎么走全局時鐘網絡，其實很簡單，打開原主文檔，找到EFX_GBUFCE，該部分提供了verilog和VHDL的用法。

EFX_GBUFCE既可以讓GPIO走全局時鐘網絡也可以用于為時鐘添加使能控制，當并不是隨時需要該時鐘時可以把時鐘禁止以節省功耗。

CE_POLARITY用于控制CE是高有效還是低有效，如果為1則高有效，反之則低有效。

CE是時鐘O的輸出使能。

EFX_GBUFCE # (
   .CE_POLARITY(1'b1)   // 0 active low, 1 active high
) EFX_GBUFCE_inst (
   .O(O),               // Clock output to global clock network
   .I(I),               // Clock input
   .CE(CE)              // Clock gate
);

另外要補充下，

如果用了EFX_GBUFCE，并用CLK_O0作為時鐘去控制邏輯，那CLK_I就不能再次自動上GBUFCE當作時鐘來控制邏輯。如下圖，這種方式是不支持的。

?

Quantum 鈦金系列 Primitives User Guide (elitestek.com)

編輯：黃飛

?