融合賦能 芯華章發布高性能FPGA雙模驗證系統 打造統一硬件驗證平臺

12月2日，芯華章生態及產品發布會在上海成功舉辦。作為國內領先的系統級驗證EDA解決方案提供商，芯華章正式發布高性能FPGA雙模驗證系統樺捷HuaPro P2E，以獨特的雙模式滿足系統調試和軟件開發兩方面的需求，解決了原型驗證與硬件仿真兩種驗證工具的融合平衡難題，是硬件驗證系統的一次重大突破性創新，將極大助力軟硬件協同開發，賦能大規模復雜系統應用創新。

新產品亮相 統一的硬件仿真與原型驗證系統

不斷發展的SoC和Chiplet芯片創新，使芯片規模不斷擴大，系統驗證時間不斷增加，對高性能硬件驗證系統提出了更多的需求，包括虛擬或物理驗證、深度調試、提前軟件開發等，這些需求往往需要切換多種EDA工具配合完成，不僅存在重復勞動或者耗費人力進行轉換的問題，也導致了數據的碎片化，降低了驗證重用的可能性，大大降低了驗證效率。

作為新一代FPGA雙模驗證系統，樺捷HuaPro P2E通過統一軟硬件平臺支持硬件仿真與原型驗證雙工作模式，幫助開發團隊突破了傳統軟硬件驗證工具的割裂限制。這得益于芯華章自主研發的一體化、全自動HPE Compiler，支持大規模設計的自動綜合、智能分割、優化實現，并支持深度調試、無限量、任意深度的信號波形采集、動態觸發、內存加載和讀取等多種調試能力。

• 單個FPGA上多達36個PHC的豐富互連接口
• FPGA互連IO性能支持單端1.6Gbps，達到業界最高水平
• 豐富的高速SERDES接口達24Gbps
• 數十種接口驗證子卡，并支持FMC標準的擴展，為用戶提供豐富的物理驗證方案
• 遠程開關機，支持桌面和機架部署
• VVAC編譯器，支持DPI-C接口自動編譯
• 支持虛擬處理器和外設模型、可綜合模型、驗證測試加速等應用場景

HPE Compiler為HuaPro P2E融合多種驗證場景打造了堅實的技術基礎，在實際測試中，可通過一鍵式流程縮短30%-50%的驗證周期，從而大大降低開發成本，助力大規模系統級芯片設計效率提升。



曦智科技設計驗證總監韓福強表示，“芯華章推出的創新雙模驗證系統HuaPro P2E，專門針對解決大規模的系統級復雜驗證需求設計，提供了卓越的軟硬協同驗證能力，特別是能夠滿足不斷加快的驗證周期需求。隨著曦智不斷加速在光電混合領域的前沿研究，我們愿意和芯華章繼續合作部署國產EDA工具，共同提升復雜計算處理能力，提高前沿芯片研發效能?！?br />
芯華章研發副總裁陳蘭兵表示，“面向自動化和智能化的目標，我們致力于以融合、可拓展的設計流程，減少用戶人工投入、縮短芯片驗證周期。相比傳統的原型驗證工具，HuaPro P2E基于統一的硬件、軟件工具，高效集成原型驗證和硬件仿真雙模式，提供兼具靈活與效率的敏捷驗證方案，為CPU、GPU、AI、HPC等大規模芯片開發，提供大容量、高性能、調試能力強大的新—代智能硅前驗證硬件系統?！?br />
打破驗證效率藩籬 敏捷驗證賦能系統創新

隨著芯片的規模和復雜度越來越高，芯片驗證的重要性與日俱增，不僅僅局限在滿足功能驗證需求，也更多參與到設計、架構、軟硬協同、功耗等方方面面的優化探索中，在系統級創新及芯片敏捷開發中扮演更重要的角色。
發布會上，芯華章首席技術官傅勇表示，“面對系統級芯片開發挑戰，芯華章以技術為本、以客戶為導向，提出敏捷驗證的解決方案，其核心是以低成本在各個芯片驗證與測試環境中，進行自動化和智能化的快速迭代，并提早實現系統級驗證，透過統一的數據庫和高效的調試分析，達成驗證與測試目標的高效收斂?！?br />
秉承敏捷驗證理念，芯華章HuaPro P2E打造從軟件、硬件到調試的整體解決方案，無縫集成芯華章昭曉Fusion Debug調試器，并借助自研的統一數據庫XEDB，讓跨模式調試無縫銜接切換，滿足從SoC到Chiplet的新一代復雜芯片設計需求，從整體上降低芯片開發的成本、風險和難度。
當今時代，芯片支撐了工業、通信、醫療、交通等幾乎所有科技領域與應用場景，是數字經濟的發展基石。作為產業最上游的EDA企業，芯華章致力于提供先進的數字前端EDA工具，以完整的數字驗證全流程工具，為產業用戶打造敏捷驗證方案，加速芯片設計中的算法創新和架構創新，賦能系統級應用開發，為數字經濟高質量發展強芯固基。
?