深入解析PCIe及其在芯片行業(yè)的重要性

游戲愛(ài)好者或者硬件愛(ài)好者肯定都對顯卡有一定的了解，顯卡一般插在主板上的擴展槽上面，顯卡和CPU交互的方式就是通過(guò)PCIE協(xié)議，現在常見(jiàn)的擴展槽就是PCIE槽，很多人了解PCIE但也有很多人只是聽(tīng)過(guò)不知道具體的功能含義，今天我們就來(lái)淺談下PCIE。 ?

PCIE的發(fā)展史

PCIExpress（PCIe）的發(fā)展歷史可以追溯到PCI（Peripheral Component Interconnect）的起源。PCI是Intel于1991年提出的一種計算機總線(xiàn)標準，主要用于計算機連接其外圍設備，如硬盤(pán)控制器、聲卡、顯卡和網(wǎng)卡等。這些設備都使用PCI插槽來(lái)連接到計算機的主板上。隨著(zhù)Intel Pentium處理器的誕生，PCI總線(xiàn)得以迅速發(fā)展。

第一個(gè)英特爾奔騰處理器 最初的PCI總線(xiàn)工作在33MHz頻率之下，傳輸帶寬達到132MB/s，這基本上滿(mǎn)足了當時(shí)處理器的發(fā)展需要。然而，隨著(zhù)對更高性能的要求，PCI總線(xiàn)技術(shù)也在不斷發(fā)展。后來(lái)提出了將PCI總線(xiàn)的頻率提升到66MHz，使得傳輸帶寬能達到264MB/s。

然而，PCI總線(xiàn)速率的瓶頸逐漸顯現，特別是在服務(wù)器和工作站中，高速磁盤(pán)和網(wǎng)絡(luò )適配器對更高帶寬的需求日益迫切。為了滿(mǎn)足這種需求，PCI技術(shù)開(kāi)始往更高速率的方向發(fā)展，形成了PCI-X新總線(xiàn)標準。PCI-X最大支持到64bit/533M，但在其第二代之后，仍存在一定的局限性。

隨后，PCIe作為PCI的串行總線(xiàn)版本被推出。從2003年開(kāi)始，PCIe標準不斷得到更新和升級。PCIe 1.0在2003年推出，支持更高的數據傳輸速率。隨后，PCIe 2.0在2007年推出，進(jìn)一步提升了傳輸速率。然而，之后幾年P(guān)CIe的發(fā)展相對緩慢，直到2010年P(guān)CIe 3.0的推出，它支持更高的速率，最高可以達到8GT/s。

2017年，PCIe 4.0標準發(fā)布，進(jìn)一步提升了PCI Express總線(xiàn)的帶寬，最高可以達到16GT/s。緊接著(zhù)，2019年P(guān)CIe5.0標準發(fā)布，成為當時(shí)最新的PCI Express標準，最高可以達到32GT/s的傳輸速率。

2021年，PCI-SIG 組織發(fā)布PCIe 6.0 是最新一代的 PCI Express 接口標準，速率達到64GT/s。

而在最近的2024年，PCI-SIG組織已經(jīng)公布了PCIe 7.0標準。根據這一標準，PCIe 7.0將在一條通道（x1）上單向實(shí)現128GT/s或128Gbps速率。新的規范預計在2025年正式推行。在x16雙向傳輸模式下，PCIe 7.0的速率高達512GB/s，這對于云端應用、大數據中心等領(lǐng)域來(lái)說(shuō)，無(wú)疑是一個(gè)巨大的飛躍。

總的來(lái)說(shuō)，PCIe的發(fā)展歷史體現了計算機技術(shù)的不斷進(jìn)步和發(fā)展，從最初的并行總線(xiàn)到現在的串行總線(xiàn)，從較低的傳輸速率到如今的極高傳輸速率，滿(mǎn)足了不斷增長(cháng)的數據處理和傳輸需求。

PCIE歷代速率一覽表

PCIE的使用場(chǎng)景

? PCIe（Peripheral Component Interconnect Express）因其高帶寬、低延遲和靈活性等特點(diǎn)，在眾多計算和數據密集型場(chǎng)景中廣泛應用。以下列舉了一些典型的PCIe使用場(chǎng)景：

圖形處理單元(GPU顯卡)：

1、游戲和圖形渲染：PCIe插槽用于連接高性能顯卡，為桌面和工作站提供高質(zhì)量的游戲畫(huà)面渲染和三維建模能力。

2、深度學(xué)習與AI訓練：

GPU加速卡通過(guò)PCIe接口與主機相連，用于大規模并行計算，加速機器學(xué)習模型的訓練過(guò)程。

高速存儲：

1、NVMe SSD：

PCIe SSD（非易失性?xún)却鎒xpress）可以利用PCIe通道直接與CPU通信，提供極高的讀寫(xiě)速度，用于大型數據庫、高性能計算集群以及對存儲速度要求極高的應用程序。

網(wǎng)絡(luò )接口卡（NIC）：

高速網(wǎng)絡(luò )適配器通過(guò)CIe接口接入服務(wù)器或工作站，實(shí)現萬(wàn)兆或更高速度的以太網(wǎng)連接，滿(mǎn)足數據中心內部或互聯(lián)網(wǎng)之間的高速數據傳輸需求。

加速卡與協(xié)處理器：

FPGA加速卡、智能網(wǎng)卡、加密/解密加速卡等通過(guò)PCIe連接到系統，提供特定領(lǐng)域的加速計算，如金融交易、密碼破解、大數據分析等。

專(zhuān)業(yè)音頻與視頻采集卡：

高級的多通道音頻和視頻輸入輸出設備通常使用PCIe接口，以實(shí)現高清視頻流的實(shí)時(shí)處理和傳輸。

科研儀器與工業(yè)控制：

在實(shí)驗室環(huán)境和工業(yè)自動(dòng)化領(lǐng)域，高端測量設備和控制器可通過(guò)PCIe接口與計算機整合，實(shí)現高效的數據采集和處理。

總之，PCIe在任何需要高速、低延遲數據交換的場(chǎng)合都有廣泛的應用，尤其是那些需要大量并發(fā)數據處理、高速存取或高吞吐量網(wǎng)絡(luò )連接的場(chǎng)景。隨著(zhù)PCIe規范的持續演進(jìn)，其帶寬和性能不斷提升，進(jìn)一步拓寬了其在現代計算架構中的應用范圍。

PCIE的架構

PCIE的結構是一種分層的設計，旨在確保模塊化和靈活性，同時(shí)提供強大的性能。以下是PCIe結構的詳細說(shuō)明：

1. 物理層（PhysicalLayer）

物理層是PCIe架構的底層，負責處理實(shí)際的信號傳輸。物理層的詳細描述包括以下幾個(gè)核心部分：

(1)物理邏輯子層（PhysicalLayer Logic Sublayer, PLSL）

PLSL負責對接數據鏈路層的數據，并將其轉換為物理層可以處理的格式。這一層處理數據包的序列化和反序列化、信號的編碼與解碼，以及數據的打包和解包。

(2)物理編碼子層（PhysicalCoding Sublayer, PCS）

PCS負責對數據進(jìn)行編碼，以適應物理介質(zhì)的傳輸特性，如在PCIe中使用8b/10b編碼或更高級別的128b/130b編碼來(lái)保證足夠的DC平衡和時(shí)鐘恢復能力。

(3)物理介質(zhì)附屬子層（PhysicalMedium Attachment Sublayer, PMAS）

這一層關(guān)注信號在物理媒介上的傳輸，包括信號的預加重、均衡、去加重等處理，以?xún)?yōu)化信號質(zhì)量和克服傳輸距離所帶來(lái)的損耗。

(4)物理介質(zhì)相關(guān)子層（PhysicalMedium Dependent Sublayer, PMDS）

PMDS定義了具體的物理接口規范，如電氣特征、電纜類(lèi)型、連接器標準、信號品質(zhì)參數等，確保不同制造商生產(chǎn)的組件能夠相互兼容。

(5)物理層信號和時(shí)序

PCIe物理層采用差分信號傳輸，降低電磁干擾并提高信號完整性，通過(guò)正負信號對來(lái)表示二進(jìn)制數據，從而在高速傳輸時(shí)仍能保持良好的信號質(zhì)量。

(6)鏈路訓練與狀態(tài)機（LinkTraining and Status State Machine, LTSSM

LTSSM是一個(gè)重要的組成部分，它負責初始化和管理PCIe鏈路的狀態(tài)，包括速率協(xié)商、位鎖定、符號鎖定、電氣均衡設置以及鏈路激活和退出的過(guò)程。

(7)物理層包（PhysicalLayer Packet, PLP）

物理層還生成和處理一些特殊類(lèi)型的包，如用于鏈路訓練和管理的命令集（OrderedSets），這些不是常規的數據包，而是用于維護和優(yōu)化鏈路性能的信號序列。

(8)電氣子層

包括了發(fā)射和接收電路，負責生成和識別信號，并確保信號在物理線(xiàn)路上傳輸時(shí)符合規范的要求，包括但不限于信號幅度、邊沿速度、噪聲容限和信號衰減等問(wèn)題。

2. 數據鏈路層（DataLink Layer）

數據鏈路層位于物理層之上，負責處理數據包的封裝、解碼和錯誤檢測。主要包括以下方面：

(1)幀化與去幀化

數據鏈路層將事務(wù)層傳遞下來(lái)的TLPs（TransactionLayer Packets）幀化，以便在物理層上進(jìn)行傳輸。同時(shí)，接收端的數據鏈路層將接收到的幀解碼成原始的TLPs，然后傳遞給事務(wù)層。

(2)錯誤檢測與校正

數據鏈路層通過(guò)CRC（循環(huán)冗余檢查）等算法對TLPs進(jìn)行錯誤檢測。如果檢測到錯誤，數據鏈路層會(huì )根據協(xié)議規定采取相應的錯誤處理措施，比如請求重發(fā)。

(3)流量控制

數據鏈路層使用Credit-based流控機制來(lái)防止發(fā)送方的數據淹沒(méi)接收方。每發(fā)送一個(gè)TLP，接收方就會(huì )消耗一個(gè)Credit，而發(fā)送方只有在擁有足夠Credit的情況下才能發(fā)送下一個(gè)TLP。

(4)鏈路狀態(tài)管理

數據鏈路層負責監控和管理鏈路的狀態(tài)，包括鏈路的訓練、配置和維護等。此外，數據鏈路層還負責鏈路的恢復和重新訓練過(guò)程。

(5)鏈路功耗管理

PCIe支持多種低功耗狀態(tài)，數據鏈路層參與管理這些狀態(tài)，以降低系統的能耗。例如，當沒(méi)有數據傳輸時(shí)，鏈路可以被置于低功耗狀態(tài)。

(6)鏈路層報文（LLPs, Link Layer Packets）

數據鏈路層定義了自己的報文格式，用于執行特定的控制和狀態(tài)管理任務(wù)。LLPs通常包括用于鏈路初始化、訓練、狀態(tài)報告和錯誤處理的報文。

(7)DLLP（DataLink Layer Packet）

DLLP是一種特殊的鏈路層報文，用于在設備和控制器之間傳送流量控制信息和其他控制消息。DLLP的開(kāi)銷(xiāo)很小，通常只包含8字節，因此對性能的影響非常有限。

3. 事務(wù)層（TransactionLayer）

事務(wù)層是PCIe結構中的第三層，它負責處理事務(wù)級的操作，如讀取、寫(xiě)入和I/O操作。幾個(gè)主要功能：

(1)TLP（TransactionLayer Packet）處理

事務(wù)層的主要職責是創(chuàng )建、處理和解析TLPs。TLPs是封裝了PCIe事務(wù)數據的包，它們包含了必要的頭部信息，如命令類(lèi)型、地址、長(cháng)度和其他控制信息。

(2)命令與響應處理

事務(wù)層支持各種類(lèi)型的數據傳輸命令，包括讀（Read）、寫(xiě)（Write）、配置讀（Config Read）、配置寫(xiě)（Config Write）等。對于每種操作，事務(wù)層都會(huì )生成相應的TLPs，并在數據傳輸完成后生成相應的完成狀態(tài)TLPs。

(3)虛擬通道（VC，Virtual Channel）管理

為了提高帶寬利用率和響應時(shí)間，事務(wù)層提供了多通道（通常是兩個(gè)）的并發(fā)數據傳輸能力。每個(gè)虛擬通道都有自己的Credit池和優(yōu)先級，使得不同的流量可以獨立地被管理和調度。

(4)地址翻譯

事務(wù)層負責將軟件層面的內存地址轉換為PCIe地址空間，包括事務(wù)層格雷碼地址。這使得TLPs能夠在PCIe網(wǎng)絡(luò )上正確路由。

(5)數據緩沖與分段

為了適應物理層的數據傳輸要求，事務(wù)層會(huì )對較大的數據塊進(jìn)行分段處理，并將其存儲在緩沖區中。這樣可以確保數據的連續性和完整性。

(6)流控制

事務(wù)層通過(guò)與數據鏈路層交互來(lái)實(shí)施流控制機制。這保證了發(fā)送方不會(huì )因為發(fā)送速度過(guò)快而導致接收方緩沖區溢出。

(7)事務(wù)排序

事務(wù)層負責保證數據按照正確的順序進(jìn)行傳輸，特別是在存在多個(gè)并發(fā)事務(wù)時(shí)，以確保數據的正確性和一致性。

(8)錯誤處理

事務(wù)層能夠檢測和處理一些傳輸錯誤，例如地址錯誤、大小錯誤或者無(wú)效的操作等。對于無(wú)法糾正的錯誤，事務(wù)層會(huì )向上游發(fā)送錯誤報告

4. 設備層和應用層

在事務(wù)層之上，是設備層和應用層。這些層次提供了對PCIe設備的抽象和接口，使得上層軟件能夠方便地與PCIe設備進(jìn)行交互。設備層定義了PCIe設備的特定屬性和功能，而應用層則提供了對這些功能的訪(fǎng)問(wèn)和使用。

? 5. 端點(diǎn)（Endpoints）和根聯(lián)合體（Root Complex）

在PCIe系統中，端點(diǎn)（Endpoints）是實(shí)際的數據源或數據目的地，它們可以是各種PCIe設備，如顯卡、網(wǎng)卡等。根聯(lián)合體（Root Complex）則是連接CPU和內存的子系統，它作為PCIe系統的主機，負責管理PCIe總線(xiàn)上的設備，并協(xié)調它們之間的數據傳輸。

6. 交換機（Switches）和橋接器（Bridges）

在復雜的PCIe系統中，交換機和橋接器用于擴展總線(xiàn)的范圍，連接更多的設備。交換機用于在多個(gè)PCIe設備之間提供數據通道，而橋接器則用于連接不同類(lèi)型的總線(xiàn)，實(shí)現不同總線(xiàn)之間的通信。

總體來(lái)說(shuō)，PCIe的結構設計充分考慮了模塊化和靈活性，使得不同層次的組件可以獨立演進(jìn)和擴展。這種設計確保了PCIe能夠滿(mǎn)足不斷變化的應用需求，并提供持續的性能提升。

PCIE未來(lái)發(fā)展趨勢

PCIE未來(lái)的發(fā)展趨勢主要集中在以下幾個(gè)方面：

1、更高的傳輸速率：隨著(zhù)數據中心和高性能計算需求的增加，PCIe標準的傳輸速率將繼續提升。例如，PCIe 5.0標準相比于PCIe 4.0，帶寬翻倍，而正在開(kāi)發(fā)中的PCIe 6.0和PCIe 7.0將進(jìn)一步大幅提高速率。

2、更低的延遲：為了滿(mǎn)足實(shí)時(shí)計算和網(wǎng)絡(luò )通信的需求，PCIe的未來(lái)發(fā)展將致力于減少傳輸延遲，提高數據處理效率。

3、能效優(yōu)化：隨著(zhù)綠色計算和可持續發(fā)展的重視，PCIe技術(shù)的能效比將成為重要指標。未來(lái)的發(fā)展將著(zhù)重于降低能耗，特別是在空閑或低負載狀態(tài)下。

4、增強的虛擬通道功能：虛擬通道技術(shù)允許PCIe設備在多個(gè)通道上同時(shí)進(jìn)行數據傳輸，提高帶寬利用率。未來(lái)的PCIe版本可能會(huì )進(jìn)一步增強VC的功能，提供更多的通道以及更復雜的調度策略。

5、更好的兼容性與互操作性：隨著(zhù)不同代數的PCIe設備并存，確保新舊設備間的兼容性和互操作性將是PCIe發(fā)展的關(guān)鍵。

6、集成安全特性：為了應對日益增長(cháng)的安全威脅，PCIe未來(lái)可能會(huì )集成更多的安全特性，如硬件加密和認證機制，以保護數據傳輸過(guò)程中的安全性。

7、擴展應用場(chǎng)景：PCIe不僅應用于傳統的計算機和服務(wù)器領(lǐng)域，還將拓展至更多新興領(lǐng)域，如汽車(chē)電子、物聯(lián)網(wǎng)設備等，以滿(mǎn)足這些領(lǐng)域的特定需求。

綜上所述，PCIe的未來(lái)發(fā)展將圍繞提升性能、降低功耗、增強安全性以及擴大應用范圍等方面展開(kāi)。隨著(zhù)技術(shù)的不斷進(jìn)步，PCIe將繼續作為連接各種硬件組件的關(guān)鍵橋梁，支撐著(zhù)現代計算和通訊技術(shù)的發(fā)展。

審核編輯：黃飛

?