Xilinx DDR2 IP 核控制器設計方案介紹與實現

提出一種便于用戶操作并能快速運用到產品的DDR2控制器IP核的FPGA實現，使用戶不需要了解DDR2的原理和操作方式的情況下，依然可以通過IP核控制DDR2。簡單介紹了DDR2的特點和操作原理，并對DDR2控制器的IP核進行了模塊化的劃分，分析了每個模塊的功能。強調了用戶接口功能的完善，并介紹了IP核的操作流程，使每個用戶都能輕松的使用該IP核。

1　引言

DDR2作為主流的內存具有存取速度快、存儲量大、成本較低等特點，因此被廣泛地運用到計算機、汽車導航系統、高清數字電視、數碼相機等電子行業的各大領域當中。隨著科技的發展，FPGA的技術也在不斷進步，FPGA的性能、穩定性、容量等指標已經有了很大的提高。鑒于FPGA的發展和DDR2高性能的表現，越來越多的研發人員會通過FPGA直接對DDR2進行控制，這時他們必須對DDR2的工作原理有深入的了解，但這樣就很可能加大了研發周期，直接影響了公司的經濟效益。因此設計一款開發人員完全不需要了解DDR2工作原理的DDR2控制器IP核是非常具有實際意義的。

本文提出了一款方便用戶使用的DDR2控制器方案。用戶不需要了解DDR2的工作原理，只用控制有限的幾個用戶接口就可以對DDR2進行操作，在產品開發時可以大大縮短開發周期。

2　DDR2的特點

DDR2是基于JEDEC（Joint Electronic Device Engineering Council）標準的外部存儲設備，并且DDR2還有著低功耗，高密度和高頻率等特點。與DDR相比DDR2具有如下特點：

1）相同的核心的頻率的情況下，DDR2的工作頻率是DDR的兩倍。

2）ODT（on.Die Termination）片內終結器：為了防止信號反射問題，DDR2中集成了ODT。ODT能夠吸收線路終端的信號的影響，而且能使得信號質量更高和數據傳輸更快。

3）OCD(Off-Chip Driver）離線驅動調整：通過調整輸出驅動的上拉/下拉電阻值，使得充、放電動作的電壓誤差減到最小，調整DQS和DQS＃的波形交叉點，平衡參考時鐘的上升沿和下降沿波形，從而保證內部輸出驅動的穩定。

4）前置CAS（Posted Column Address Strobe）前置列地址選通：通過將CAS信號插到RAS（Row Address Strobe）信號的后一個時鐘周期，避免命令和CAS信號的沖突，提高命令總線和數據總線的速度。

3　DDR2的操作原理

對DDR2的操作是一個復雜又繁瑣的過程，它的主要操作如下：
1）初始化：DDR2的工作方式是由內部和外部寄存器所控制的，因此在上電時先需要對DDR2的寄存器進行配置，即初始化。通過初始化可以對DLL，Burst Length（突發長度），Burst type（突發類型），CAS Latency（CAS延時），CL latency（CL延時），ODT，OCD，等的配置。

2）行激活和列選址：在DDR2內部存儲就好是被分成幾個表格一樣，L-BANK表示有幾張表格，而在每一張表格中首先確定它的行，再確定列來選取所存放的地方。根據DDR2的特征，對DDR2的地址選擇分為兩步：第一步行激活：片選CS＃拉低，通過BAO、BA1（BA2）來選擇L-BANK，把行選通RAS＃拉低，通過地址線輸入行地址。第二步列選通：在行激活的下個周期，列選通CAS＃拉低，通過地址線輸入列地址。如果是在同一行進行操作時，就可以省略行激活。

3）讀／寫指令的發布：當列選址完成后，經過AL的延時就可以發出讀／寫命令對DDR2進行操作了，再經過CL個周期（從讀操作的命令發出到第一個數據的延時）的延時第一
個讀數據輸出或者是經過CL-1個周期（寫操作命令的延時比讀操作命令的延時少一個周期）的延時輸入第一個數據。

4）預充電（Precharge）：DDR2為動態儲存體，它的儲存體上的電容電壓會因為時間或干擾的情況下使電壓值變化，從而使數據產生變化。在對另一行進行操作時必須關閉原來的行，重新發送行／列地址，這時會對DDR2產生干擾，因此在重新換行時要對其電容進行有選擇的充電操作即進行預充電。

5）刷新（refresh）：DDR2的儲存體是體積極小的電容，由于漏電的存在，電容中的電量會不斷的減小，而儲存體是根據電容電量的多少來判斷數據是1或者是0的，為了保證數據的可靠性，就需要定時對存儲體上的電容進行有選擇的充電，即刷新。

4　DDR2控制器IP核的架構思想

一方面DDR2具有動態存儲的特點，它需要在一定的時間和特殊的情況下進行充電，因此在數據傳輸的時候不能進行不間斷傳輸，而要對傳輸的數據量進行有效的實時控制。另一方面DDR2又具有高速的特點，在DDR2數據傳輸方面頻率很高，而在FPGA內部的控制方面又不需要達到這么高的頻率，因此在FPGA的內部就形成一個跨頻域的操作形式?；谏鲜鰞煞矫娴脑?，在DDR2控制器的IP核上采用控制模塊和數據模塊分離的方式，再用時鐘模塊為兩個模塊輸入時鐘，最后加了用戶接口使用戶可以快速和方便的使用IP核。

5　DDR2控制器IP核中各模塊的功能

DDR2控制器是有四個模塊組成：時鐘模塊，控制模塊，數據鏈路模塊，用戶接口模塊。