Virtex UltraScale器件的優點

賽靈思UltraScale器件的28 Gbps 背板功能讓網絡能夠以1 Tbps 的速率運行。

兩年前，IEEE 的一篇報道指出，根據當時發展趨勢，通信網絡在2015 年需要支持1Tbps 的容量要求，到2020 年則需要支持10 Tbps 的傳輸能力。根據2012 年的這份報告，明年將有近150 億臺固網和移動網絡設備，其中包括機器間的互聯。對于光傳輸網絡（OTN）應用，核心節點的每波長帶寬到2015 年預計將達到100G 到400G，2020 年將提升到近400G 到1T。

賽靈思Virtex? UltraScale ? All Programmable FPGA 是高端FPGA 系列的擴展，可支持1Tbps 系統的實現。Virtex UltraScale 系列具有前所未有的高性能、系統集成度和帶寬，適用于有線通信、測試測量、航空航天與軍用以及數據中心等各種不同應用。

很多公司都表示了對1Tb 網絡應用的需求。這些應用要求收發器能夠直接驅動25G/28G 背板，以解決可布線性、串擾、差分插入損耗和阻抗匹配等問題。而Virtex UltraScale 器件則完美解決了這些難題，無需重定時器即可支持25G/28G 背板操作，從而實現了對1Tbps 應用的支持。

使用外部重定時器會產生可靠性問題，同時還需要占用大量非常昂貴的PCB板級空間。

實例1-Tbps設計

圖1 是可能的通用1Tbps 系統的高層次方框圖。從圖中可以看到，多個帶寬低于1Tb 的支路板（此圖中有兩個）通過在運行速率為25G/28G 的背板與一個1T 線卡相連。

圖2、3 和4 是三種可能的1Tbps以太網和OTN 應用的更詳細的方框圖, 它們全部以Virtex UltraScaleFPGA 為基礎進行構建。33 GbpsGTY 收發器可能與CFP2/4 LR4 光學模塊以及 25G/28G 背板連接。根據圖示，16 Gbps GTH 收發器與高速存儲器相連。

這些1T應用必須依賴于支持25G/28G的背板收發器才能實現。帶10G鏈路的背板會面臨可布線性、串擾、差分插入損耗和阻抗匹配等問題。

這些1T應用必須依賴于能直接在背板上以25G/28G直接運行的FPGA才能實現。使用外部重定時器會產生可靠性問題，同時還會占用大量非常昂貴的PCB板級空間。背板重定時器為附加組件，必須部署在線卡和支路板上。背板重定時器運行所需的電壓調節模塊、配電網絡、直流阻斷帽和參考時鐘都會占用這些PCB的板級空間。

可布線行問題

在這些實例中，我們展示了以25G/28G在背板上運行的40個信道，總帶寬為40 x 25 Gbps = 1 Tbps。背板厚度通常約為0.25英寸，這主要取決于兩個因素：連連接器壓裝(press-fitting)的機械要求，以及對于多個信道路由支持的需要。如背板接口僅支持10 Gbps操作，則信道數需要增加為原來的2.5倍。對于每個1Tbps線卡和支路板，這樣會將背板信道數量從40增加到100。如系統需要25個支路板和線卡，最終所需的信道總數則為100 x 25 = 2,500。這會對路由造成很大的挑戰。

使用背板介電材料如松下的介電常數約為3.65且標準導線寬度為7 mil的Megtron-6，我們發現每個差分帶狀線對的堆疊高度為：每100Ω的差分奇模阻抗對應16密耳。

假定背板連接器間距通常為2mm，則每層的連接器引腳之間可以部署1 個信道。因此，背板每層能夠支持每層每個連接器10 個信道（發送+ 接收）。對于25 Gbps，通常需要16個布線層， 總板厚度為16 密耳 x 16 布線層 = 0.256 英寸。對于10 Gbps，厚度為0.640 英寸（16 x 2.5 = 40 個布線層，總板厚度為16 密耳 x 40 層= 0.640 英寸）。但是，背板最大厚度通常由通路孔的深度位寬比決定。典型的通路孔直徑為 15 密耳，標準深度位寬比為25:1。這意味著背板厚度上限約為14 x25 = 350 密耳。因此，10G 背板無法支持1T 應用。

串擾問題

對于1T 應用而言，25G 背板相對于10G 背板的另一個關鍵優勢是串擾。串擾通常由于信道距離導致的。背板信道越多，發生串擾的幾率就越高。因此，帶有1000 個25G 信道的背板比帶有2500 個10G 信道的背板發生串擾的幾率更低。

但是，大多數介電材料都并非完全同質，因此都會具有遠端串擾（FEXT）效應。此外，在背板連接器周圍的通路孔區域發生的串擾通常都是遠端串擾。

由于背板系統的串擾既有近端串擾（NEXT）又有遠端串擾（FEXT）效應，設計師必須謹慎降低與總噪聲預算相關的串擾噪聲成分。敏感器件和干擾源網絡之間即存在互電容Cm（電場），又存在互感Lm（磁場）?；ジ袝谂c干擾源網絡相對的敏感器件線路上感應產生電流（楞次定律）?；ル娙輹ㄟ^互電容傳遞在敏感器件線路上的雙向電流。近端和遠端敏感器件線路上的電流一起產生NEXT 和FEXT 效應。

I(Next) = I(Cm) + I(Lm) while I(Fext)= I(Cm) – I(Lm).

NEXT 永為正數。FEXT 即可為正，也可為負。

差分插入損耗

信道的插入損耗是建立可靠鏈路時的重要參數。IL 取決于兩個因素：連接器損耗和介電損耗。使用如松下Megatron-6 等介電材料時，切線損耗為0.004。圖5 顯示了1 米長走線的插入損耗。表面粗糙度為1 微米（超低截面）。由于背板的最大厚度為0.350 英寸，10G 背板的走線寬度已經降至只有3 密耳寬，以允許在0.350 英寸厚的背板上鋪設40 層布線，同時將差分奇模阻抗維持在100Ω。對于25G 背板，走線寬度為7 密耳，可以在最大厚度為0.350 英寸的背板上鋪設16 層布線。

圖5 顯示，10G 背板的差分插入損耗高于25G 背板。這是因為10G 背板在最大背板寬度內增加了布線層數，從而導致走線寬度更窄。

我們已經指出，Virtex UltraScale 器件能支持無需重定時器的25G/28G 背板操作，從而支持1Tbps的應用。這些未來的1Tbps 應用要求接收器能夠直接驅動25G/28G 背板，以解決可布線性、串擾、差分插入損耗和阻抗匹配問題。過多的布線層數、更大的連接器以及與通路孔深度位寬比相關的制造可靠性問題都會有一定影響。