衛星導航系統基帶偽碼完整系統解決方案

　　項目背景及可行性分析

　　1．項目名稱、項目的主要內容及目前的進展情況

　　項目名稱：衛星導航系統基帶偽碼的頻域快捕獲；

　　項目的主要內容：利用FPGA設計實現GNSS信號的頻域快速捕獲算法。

　　目前的進展情況：擁有成熟的算法結構和仿真測試結果，開始著手相關模塊的實現。

　　2．項目關鍵技術及創新點的論述

　　創新點（1）：基于FFT，在頻域計算偽碼序列的循環相關值。在每一個多普勒頻移，對所有碼延遲同時計算出相關結果。和傳統的直接計算本地與接收信號相關值的方法相比，運算時間短。對C/A碼來說，只需接收到一個偽碼周期（1ms）的信號，就可估計出碼相位；傳統的串行相關，每次最多移動半個碼片，完成一次相關運算，搜索整個碼周期需要最少移動 2046次。

　　創新點（2）：FFT運算要求滿足所用數據的個數為2的整數次冪，一般情況下A/D不能滿足在一個碼周期內采樣點數符合2的整數次冪。本項目通過一種平均下采樣技術，來完成數據的匹配。

　　創新點（3）：采樣數據為一個碼周期時，通過處理單邊帶數據的辦法可以減少一半的運算量。雖然通過IFFT后只能找到前一半的點，但這些點包含了幾乎全部信息。

　　關鍵技術（1）：FFT的實現

　　關鍵技術（2）：平均下采樣完成數據匹配

　　3．技術成熟性和可靠性論述

　　目前通過MATLAB在通用PC機上完成該算法，證明該算法不僅可以有效地捕獲到衛星導航信號，而且速度較傳統的方法相比有很大提高，在一定程度上降低計算的工作量和復雜度。

　　下圖為實際衛星捕獲結果示意圖：

　　為了能夠實現算法在FPGA平臺的順利移植，利用System Generator在Simulink下的進行了部分硬件協同仿真工作。開發板為合眾達公司的seed-fem025，FPGA芯片為Virtex-4 SX25。由于整套系統硬件協同仿真所需的硬件資源不足，所以硬件協同仿真分模塊進行。

　　軟件仿真的結果如下圖：

　　團隊成員均有比較扎實的數字電路基礎知識和FPGA設計功底，以及信號處理方面的專業知識，完全有能力保證該項目的順利實施，最終完成項目。同時團隊成員依托于哈爾濱工業大學通信技術研究所衛星導航技實驗室，利用實驗室的各種硬件資源，作為項目的物質保證；通信技術研究所早在10年以前就開始了對衛星導航技術的研究，積累了大量成熟的技術。

　　另外Virtex5系列的FPGA具有豐富的硬件資源，便于實現數字信號處理功能，可以有效地實現大規模的FFT運算，能夠實現實時的頻域捕獲。

　　項目實施方案

　　1．方案基本功能框圖及描述

　　該方案利用FFT，在頻域完成接收信號與本地信號的循環相關運算，因此同時計算出所有碼相位的相關值，估計接收信號的碼相位延遲。

　　具體過程如下：

　?。?）中頻信號采樣后經過數字下變頻，經過平均下采樣，整合數據，匹配運算點數的要求。將匹配的數據交給FFT模塊。其中I、Q兩支路分別作為FFT的實部和虛部進行復數FFT運算。

　?。?）在FFT單元中，對進來的數據做分段處理，分段的長度L就決定一次并行運算的長度，與捕獲概率、捕獲時間有很大的關系。

　?。?）對本地產生的擴頻碼，同樣進行平均下采樣數據匹配后進行FFT運算，并取其復共軛。

　?。?）把數據段和地址段的FFT結果相乘，然后進行IFFT運算。

　?。?）對IFFT的結果取模值，存儲結果。

　?。?）對結果進行捕獲判決，找出累加后一幀中最大點與設定的門限比較，如果高于門限值，進行一次捕獲檢驗。

　?。?）如果低于門限，調整NCO調整頻率，重復上面的步驟

　　2．需要的開發平臺

　　所需開發平臺為XUPV5-LX110T，因為用頻域捕獲算法需要大點數的FFT變換支持。

　　3．方案實施過程中需要開發的模塊

　　本方案進行的頻域捕獲主要分為，頂層模塊，下采樣模塊、FFT模塊、PRN序列產生模塊、復數乘法器模塊、NCO模塊、峰值判決模塊、頻率搜索模塊。

　　4．系統最終要達到的性能指標

　　在SNR為-19dB的條件下，捕獲偽碼序列，碼相位的估計結果在0.5個碼片范圍內，以滿足后續跟蹤模塊的啟動條件。

　　需要的其它資源

　　1．測試設備

　　在方案實施過程中，需要Xilinx內嵌的邏輯分析儀；思博倫的導航衛星信號源；Simulink以及System generator。

　　2．仿真、開發工具

　　ISE集成平臺，Matlab和simulink，System generator，Synplify Pro綜合工具，以及仿真工具Modelsim。