<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

數字芯片實驗室

文章:26 被閱讀:1.9w 粉絲數:0 關注數:0 點贊數:0

廣告

如何將SystemVerilog斷言屬性和覆蓋屬性置于在設計上?

功能覆蓋、激勵生成和運行管理是當今功能驗證的三大相互關聯的任務。其中,功能覆蓋率可以說是最重要的,主....
的頭像 數字芯片實驗室 發表于 05-28 10:30 ?117次閱讀
如何將SystemVerilog斷言屬性和覆蓋屬性置于在設計上?

如何處理SoC中的性能瓶頸呢?

SoC 中不斷添加處理核心,但它們不會都得到充分利用,因為真正的瓶頸沒有得到解決。
的頭像 數字芯片實驗室 發表于 05-01 09:33 ?268次閱讀
如何處理SoC中的性能瓶頸呢?

深度剖析中科海光CPU與DCU產品系列技術

建立了處理器核心功能部件級、處理器核心級、處理器核心簇級、全片多核心簇級、多芯粒級和多芯片級完整的多....
的頭像 數字芯片實驗室 發表于 04-17 11:03 ?668次閱讀
深度剖析中科海光CPU與DCU產品系列技術

芯片的未來發展趨勢

根據預測,到2030年,勞動力將出現嚴重短缺,芯片設計師將減少20%至30%。像人工智能這樣的變革性....
的頭像 數字芯片實驗室 發表于 04-16 11:38 ?368次閱讀

先進節點上glitch功耗問題

在神經網絡處理硬件中,有很多乘法累加計算。事實上,許多神經網絡處理器的評級標準是每秒執行數以百萬計的....
的頭像 數字芯片實驗室 發表于 04-15 12:36 ?272次閱讀
先進節點上glitch功耗問題

ChatGPT在邊緣設備的應用探索

這要求在更接近數據源的地方大幅提高性能,但仍然只能使用非常少的功耗,并且價格便宜。雖然訓練將繼續在云....
的頭像 數字芯片實驗室 發表于 04-07 12:40 ?354次閱讀

如何通過優化RTL減少功耗

對于功耗估算來說,架構階段為時過早,物理設計階段為時已晚。有一種趨勢是在項目的RTL階段分析powe....
的頭像 數字芯片實驗室 發表于 04-05 09:15 ?1503次閱讀
如何通過優化RTL減少功耗

機器學習如何助力芯片設計

1959年,計算機游戲和人工智能的先驅亞瑟·塞繆爾(Arthur Samuel)將ML定義為“使計算....
的頭像 數字芯片實驗室 發表于 03-29 10:03 ?284次閱讀

DDR phy內存控制器的作用是什么?

隨著 DFI MC-PHY 接口規范的推進,事情正朝著正確的方向發展。對于不熟悉 DFI 的人來說,....
的頭像 數字芯片實驗室 發表于 03-19 12:30 ?607次閱讀

DDR5內存接口芯片組如何利用DDR5 for DIMM的優勢?

2021 年,JEDEC 宣布發布 JESD79-5 DDR5 SDRAM 標準,標志著行業向 DD....
的頭像 數字芯片實驗室 發表于 03-17 09:50 ?1017次閱讀
DDR5內存接口芯片組如何利用DDR5 for DIMM的優勢?

GDDR和DDR代表什么?GDDR和DDR內存有什么區別?

DDR 代表雙倍數據速率double data rate,GDDR 代表圖形雙倍數據速率graphi....
的頭像 數字芯片實驗室 發表于 03-17 09:24 ?877次閱讀
GDDR和DDR代表什么?GDDR和DDR內存有什么區別?

高速DRAM的training

隨著每一代接口(Interface)和存儲(memory)的頻率和速率的提高,信號采樣以及傳輸變得越....
的頭像 數字芯片實驗室 發表于 02-25 10:49 ?419次閱讀
高速DRAM的training

一種數字delayline的設計方案

在高速并行接口(例如DDR接口)中,由于工作環境的變化,可能會導致Data bus與時鐘信號之間的s....
的頭像 數字芯片實驗室 發表于 01-07 09:54 ?701次閱讀
一種數字delayline的設計方案

芯耀輝DDR PHY訓練技術簡介

DDR接口速率越來越高,每一代產品都在挑戰工藝的極限,對DDR PHY的訓練要求也越來越嚴格。本文從....
的頭像 數字芯片實驗室 發表于 01-05 10:27 ?846次閱讀
芯耀輝DDR PHY訓練技術簡介

分享幾個bug發現手段

final chk的思想是在執行完成一個測試用例(或者一個簡單的命令)之后,然后查看下當前設計DUT....
的頭像 數字芯片實驗室 發表于 10-23 09:26 ?270次閱讀

芯片的驗證模塊劃分

任何芯片都需要把芯片劃分成更便于管理的小模塊/特性進行驗證。
的頭像 數字芯片實驗室 發表于 10-07 14:41 ?386次閱讀

芯片驗證方法之極限驗證法簡析

不管是做設計,還是驗證,相信大家都會有一些review會議上被問一些刁鉆的問題的經歷。當然,與會者問....
的頭像 數字芯片實驗室 發表于 09-27 10:05 ?324次閱讀

User guide驗證法介紹

針對用戶的使用手冊經常歸納出一些事先選好的操作方式。對于常用的初始化、正常處理、中斷處理等給出了輸入....
的頭像 數字芯片實驗室 發表于 09-25 10:00 ?528次閱讀

芯片驗證心理學

在理想的世界里,我們希望驗證芯片的每一種可能的排列組合。 但在大多數情況下,這根本不可能。即使是一個....
的頭像 數字芯片實驗室 發表于 09-04 15:58 ?382次閱讀

從軟件測試白盒測試實例分析

白盒測試是關注測試用例覆蓋程序邏輯(源代碼)的程度。最終的白盒測試是執行程序中的每個路徑。但對于大多....
的頭像 數字芯片實驗室 發表于 08-20 14:44 ?928次閱讀
從軟件測試白盒測試實例分析

寄存器模型Register Model學習筆記

UVM的寄存器模型是一組高級抽象的類,用來對DUT中具有地址映射的寄存器和存儲器進行建模。
的頭像 數字芯片實驗室 發表于 07-11 09:20 ?839次閱讀
寄存器模型Register Model學習筆記

數字IC驗證和設計分工有何不同?

從coding的角度來看,DV的work load遠比DE要大,所以有些公司為了滿足deadline....
的頭像 數字芯片實驗室 發表于 07-07 11:28 ?653次閱讀

DDR4-初始化、訓練和校準

上電與初始化是由一系列精心設計的步驟組成的序列(sequence)。一般來說,在系統上電之后,ASI....
的頭像 數字芯片實驗室 發表于 07-03 11:48 ?4222次閱讀
DDR4-初始化、訓練和校準

ASIC數字設計:前端設計、驗證、后端實現

數字系統設計中有三個重要的設計級別概念:行為級(Behavior Level)、寄存器傳輸級(Reg....
的頭像 數字芯片實驗室 發表于 07-02 09:42 ?560次閱讀
ASIC數字設計:前端設計、驗證、后端實現

靜態時序分析的基本概念和方法

引言 在同步電路設計中,時序是一個非常重要的因素,它決定了電路能否以預期的時鐘速率運行。為了驗證電路....
的頭像 數字芯片實驗室 發表于 06-28 09:38 ?921次閱讀
靜態時序分析的基本概念和方法

數字驗證中Formal Verification在國內的應用以及前景如何?

這種中型規模的RTL如果用simulation,妥妥的一分鐘能跑十幾個sanity case,所以性....
的頭像 數字芯片實驗室 發表于 06-26 16:38 ?905次閱讀
亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>