<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA學習交流

文章:122 被閱讀:134.8w 粉絲數:425 關注數:1 點贊數:165

本專欄專注于FPGA的學習交流,更新關于FPGA學習的相關知識點以及相關學習資料。

廣告

簡談FPGA的設計規范

       大家好,又到了每日學習的時間了,有一段時間沒有正經更新了
的頭像 FPGA學習交流 發表于 11-14 13:54 ?5759次閱讀

簡談FIR數字信號濾波器

數字濾波器在信號處理領域中,對于信號處理的實時性、快速性的要求越來越高。而在許多信息處理過程中,如對信號的過濾
的頭像 FPGA學習交流 發表于 11-01 17:35 ?4193次閱讀
簡談FIR數字信號濾波器

簡談卷積

大家好,之前有文章說到信號處理,說到卷積,那今天咱們來聊一聊卷積。關于卷積,之前在大學時候學信號與系統的時候就
的頭像 FPGA學習交流 發表于 11-01 17:35 ?4204次閱讀

FPGA在人工智能時代的獨特優勢

? ? ? 今天分享一篇給大家,為了防止斷更,后續會分享更多的比較好的文章,文章出自哪里,本人都會標....
的頭像 FPGA學習交流 發表于 10-23 20:23 ?3003次閱讀
FPGA在人工智能時代的獨特優勢

Xilinx RapidIO核詳解

       大家好,最近比較忙好久沒有更新了,今天分享一篇給大家,為
的頭像 FPGA學習交流 發表于 10-15 17:29 ?4220次閱讀

簡談基于FPGA的千兆以太網

大家好,又到了學習時間了,學習使人快樂。今天我們來簡單的聊一聊以太網,以太網在FPGA學習中屬于比較....
的頭像 FPGA學習交流 發表于 08-05 10:28 ?12686次閱讀
簡談基于FPGA的千兆以太網

簡談PCIe的軟件配置方式

大家好,又到了每日學習的時間了,今天我們來聊一聊PCIe的軟件配置方式。 關于PCIe的軟件配置和初....
的頭像 FPGA學習交流 發表于 07-29 09:26 ?7405次閱讀
簡談PCIe的軟件配置方式

硬件設計中教你如何正確的約束時鐘

現在的硬件設計中,大量的時鐘之間彼此相互連接是很典型的現象。為了保證Vivado優化到關鍵路徑,我們必須要理解
的頭像 FPGA學習交流 發表于 07-15 15:35 ?6070次閱讀

FPGA之Verilog HDL 的四大怪(李凡老師授課摘錄)

參考鏈接:http://www.fpgaw.com/thread-112099-1-1.html跟李凡老師學F
的頭像 FPGA學習交流 發表于 07-15 15:35 ?4172次閱讀

跟李凡老師學FPGA擴頻通信D01:串行通信基礎(課堂筆記)

跟李凡老師學FPGA擴頻通信D01:串行通信基礎(課堂筆記)用笨筆頭整理課堂筆記,用以備忘,溫故而知新。整理文
的頭像 FPGA學習交流 發表于 07-15 15:35 ?4246次閱讀
跟李凡老師學FPGA擴頻通信D01:串行通信基礎(課堂筆記)

簡談 SDRAM的工作原理

SDRAM:Synchronous Dynamic Random Access Memory,同步動態隨機存儲
的頭像 FPGA學習交流 發表于 07-15 15:35 ?3720次閱讀

二進制轉BCD碼需要幾步?——漫談大四加三算法的Verilog實現

Hi,大家好!我是至芯科技的李老師。今天講課的題目比較有意思,它是一個小問題:把二進制變成BCD碼需要幾步?請
的頭像 FPGA學習交流 發表于 04-26 18:29 ?14901次閱讀
二進制轉BCD碼需要幾步?——漫談大四加三算法的Verilog實現

新手小白、初級入門都可以入手的FPGA開發板

新手小白初級入門都可以入手的FPGA開發板,至芯科技ZX-2開發板 FPGA主芯片: ALTERA ....
的頭像 FPGA學習交流 發表于 01-04 13:43 ?25951次閱讀

python基礎:如何注釋代碼塊

? ? ? 大家好,又到了每日學習的時間了,最近博主在和python打交道,今天我們來聊一聊python一些基
的頭像 FPGA學習交流 發表于 12-26 22:03 ?5185次閱讀
python基礎:如何注釋代碼塊

FPGA學習算法系列:彩色轉灰度

大家好,又到了每日學習的時間了,今天我們來聊一聊FPGA學習中可以遇到的一些算法,今天就聊一聊彩色轉....
的頭像 FPGA學習交流 發表于 10-26 10:48 ?5291次閱讀

FPGA學習:使用matlab和ISE 創建并仿真ROM IP核

大家好,又到了每日學習的時間了,今天我們來聊一聊使用matlab和ISE 創建并仿真ROM IP核。本人想使用
的頭像 FPGA學習交流 發表于 10-25 20:20 ?3550次閱讀
FPGA學習:使用matlab和ISE 創建并仿真ROM IP核

FPGA學習:使用matlab和ISE 創建并仿真ROM IP核

大家好,又到了每日學習的時間了,今天我們來聊一聊使用matlab和ISE 創建并仿真ROM IP核。本人想使用
的頭像 FPGA學習交流 發表于 10-25 20:20 ?4901次閱讀
FPGA學習:使用matlab和ISE 創建并仿真ROM IP核

FPGA Verilog實現基本的圖像濾波處理仿真

1、用matlab代碼,準備好把圖片轉化成Vivado Simulator識別的格式,即每行一個數據:img
的頭像 FPGA學習交流 發表于 10-19 13:39 ?5249次閱讀

FPGA 實現 高斯濾波

1、高斯濾波器的實現方式方法1:與高斯核直接進行卷積實現,這樣使用的資源和乘法器 加法器都會很多。例如3*3窗
的頭像 FPGA學習交流 發表于 10-19 13:39 ?4050次閱讀
FPGA 實現 高斯濾波

FPGA verilog實現中值濾波

一、實現步驟:1.查看了中值濾波實現相關的網站和paper;2.按照某篇paper的設計思想進行編程實現;3.
的頭像 FPGA學習交流 發表于 10-12 14:58 ?5384次閱讀
FPGA verilog實現中值濾波

Vivado防止信號被綜合掉的三種方法

1、 信號前面將keep ?hierarchy選擇YES ,或者選擇soft(在綜合時保持層次),這樣有利于你
的頭像 FPGA學習交流 發表于 10-09 15:22 ?5444次閱讀

MATLAB 2013a 的 license 過期 的解決辦法

兩種解決辦法:自己親測可以使用第一種辦法:修改系統的時間到你的license未過期的時候,你就依然可以使用MA
的頭像 FPGA學習交流 發表于 10-09 15:22 ?5928次閱讀

簡談 SDRAM的工作原理

SDRAM:Synchronous Dynamic Random Access Memory,同步動態隨機存儲
的頭像 FPGA學習交流 發表于 10-09 15:22 ?4837次閱讀

fpga 有符號數、無符號數

?在設計中,所有的算數運算符都是按照無符號數進行的。如果要完成有符號數計算,對于加、減操作通過補碼處理即可用無
的頭像 FPGA學習交流 發表于 10-09 15:22 ?5762次閱讀
fpga 有符號數、無符號數

always block內省略else所代表的電路 (SOC) (Verilog)

Abstract在Verilog中,always block可以用來代表Flip-Flop, Combinat
的頭像 FPGA學習交流 發表于 09-28 11:16 ?4518次閱讀
always block內省略else所代表的電路 (SOC) (Verilog)

FPGA學習系列:38. 電子琴的設計

設計背景:FPGA的學習也算是是一種日積月累才能有成就的過程,前面我們學習了各個模塊,各個芯片的配置等等,之后
的頭像 FPGA學習交流 發表于 09-26 12:51 ?6357次閱讀

FPGA Verilog中計數器的2中寫法對比

功能是,計數記到24,清零,重新計數….第一種寫法:module ? count_debug ? ? ? ?(
的頭像 FPGA學習交流 發表于 09-26 12:51 ?5505次閱讀

FPGA學習系列:內存128M的flash芯片設計

設計背景: FLASH閃存閃存的英文名稱是Flash Memory,一般簡稱為Flash,它屬于內存....
的頭像 FPGA學習交流 發表于 09-14 11:49 ?13036次閱讀
FPGA學習系列:內存128M的flash芯片設計

FPGA學習系列:37. USB2.0的設計

設計背景:USB(Universal Serial Bus2.0,通用串行總線)是一種應用在計算機領域的新型接
的頭像 FPGA學習交流 發表于 09-13 12:07 ?4518次閱讀
FPGA學習系列:37. USB2.0的設計

FPGA學習系列:36.實時時鐘的設計

設計背景:????DS1302 是美國DALLAS公司推出的一種高性能、低功耗、帶RAM的實時時鐘電路,它可以
的頭像 FPGA學習交流 發表于 09-10 17:12 ?6130次閱讀
FPGA學習系列:36.實時時鐘的設計
亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>