DFM除了應用在芯片上還可以應用在哪了嗎PCB更需要

盡管?chē)@著(zhù)可制造性設計(DFM)的價(jià)值、定義、變化性和技術(shù)爭執頗多，但所有的問(wèn)題都是基于芯片。當然，當我們開(kāi)始考慮45和32納米設計時(shí)，芯片DFM是很關(guān)鍵的要求。然而，關(guān)注芯片DFM，卻忽視了更重要的技術(shù)需要：面向印刷電路板的DFM。

我們都知道即使硅片百分之百完美，如果芯片到芯片通信鏈接的任何一個(gè)元件（比如封裝，連接頭或電路板）損壞，目標系統可能仍然不能正常工作。許多封裝、連接器和PCB供應商也許被系統設計師追逼著(zhù)控制他們的加工容差。

但是，除非所有供應商一致加強規范，例如一個(gè)有正負5%容差的連接器對PCB正負10%容差的系統可能收效不大。為了優(yōu)化系統設計，設計師需要研究每個(gè)元件的因果關(guān)系。迄今為止，我們沒(méi)有DFM工具來(lái)處理諸如此類(lèi)的設計問(wèn)題。

在預布局設計階段，高速系統或信號完整性工程師通常只能進(jìn)行有限的Spice仿真。為確保系統工作正常，需要對能覆蓋所有加工容差的邊界情形進(jìn)行仿真。

例如，PCB內的金屬線(xiàn)寬變化、介電堆疊高度、介電質(zhì)常數和損耗正切值全部都能影響阻抗和衰減。然而，僅有較大規模公司的工程師才可能有資源來(lái)定制自有的腳本，來(lái)進(jìn)行上千次仿真工作，然后再對結果進(jìn)行處理。即便這樣，對哪種變量進(jìn)行掃描仍然沒(méi)有定義完好的標準。

最明顯缺乏的是封裝和連接器的邊界模型。對于高速設計，這些模型只能通過(guò)與頻率相關(guān)的S參數來(lái)精確定義。然而，極少有供應商提供好的S參數模型，更不用說(shuō)在寬范圍頻率內的邊界模型了。

在后布局驗證階段，需要進(jìn)行復雜PCB的精確提取和仿真，以計算詳細的轉角和彎曲?？墒?，幾乎沒(méi)有工具可用。

很明顯，需要通用的PCB設計和驗證方法。那么，我們需要些什么呢？

讓我們關(guān)注兩大領(lǐng)域。對預布局設計，舉例來(lái)說(shuō)，最好有GUI驅動(dòng)的線(xiàn)路圖輸入編輯器，使設計師能容易地輸入每個(gè)元件的變化，仿真并處理結果，報告每個(gè)變量的產(chǎn)生和影響。

對后布局驗證，DFM工具需要能自動(dòng)調整版圖以覆蓋邊界情形，采用快速的全波提取器來(lái)提取寄生參數，在電路仿真中用I/O晶體管邊界模型仿真。

只有當設計師在設計和驗證內都考慮了工差，他們才能說(shuō)做了可制造性設計。只有當工具供應商認識到芯片只是子系統——比如PCB——的一部分，那么DFM最終才能與開(kāi)發(fā)終端產(chǎn)品的客戶(hù)真正相關(guān)起來(lái)。