基于FPGA與USB 2.0的數據采集與實時傳輸方案

1.前言

隨著信息技術的飛速發展，各種數據的實時采集和處理在現代工業控制和科學研究中已成為必不可少的部分，尤其在信號測量、圖像處理、音頻信號處理等一些高速、高精度的測量中需要對高性能的數據采集技術。這就為數據采集設備的設計提出了兩個的要求:1）要求接口簡單靈活且有較高的數據傳輸率; 2）由于數據量通常都較大，要求主機能夠對數據做出快速響應，并進行實時分析、處理。

在基于軟件無線電的接收機架構中，數字下變頻（DDC）技術起著非常重要的作用，也是軟件無線電的核心技術之一。數字下變頻位于模數轉換（ADC）之后，需要處理高速高容量的數據，因此難度較大，不容易實現。針對數字下變頻中的這一實際問題以及數據采集設備的兩個要求，本報告采用了一種基于FPGA與USB 2.0的數據采集與實時傳輸方案。

本文所研究的基于Spartan-6的高速數據采集、處理和實時傳輸系統，就是實現將寬帶中頻數字接收機輸出的高速正交IQ數據傳輸給FPGA去實現軟件無線電的后續信號處理算法。利用Cypress的EZ-USB FX2高速數據傳輸方案實現將基帶數據或者經FPGA處理后輸出的數據進行傳輸，并利用上位機軟件進行上位機存儲和顯示。本文主要從系統的硬件設計和軟件設計兩個方面分別對高速數據采集模塊（寬帶中頻數字下變頻模塊）、高速數據傳輸模塊以及上位機軟件三個方面進行詳細介紹。

2.系統總體方案設計

整個系統分成3個子模塊，分別是：（1）高速數據采集模塊（寬帶中頻數字下變頻模塊）；（2）高速數據實時處理和傳輸模塊；（3）上位機軟件模塊。整個系統框圖如圖1所示：

圖1 系統整體原理框圖

其中高速數據采集模塊與EZ-USB高速數據處理和傳輸模塊分別由對應的硬件電路和軟件組成。上位機軟件模塊主要是利用Microsoft Visual2008軟件利用MFC進行開發。系統整體硬件框圖如圖2所示：

圖2 系統硬件組成框圖

系統整體工作原理：首先高速數據采集模塊對70MHz中頻模擬信號進行模數轉換，采樣速率為60MHz（基于帶通采樣定理），然后利用Atmel公司的高性能微控制器Atmega16A作為控制單元以異步控制方式對專用數字下變頻進行設置和編程，實現將中心為70MHz的數字中頻信號搬移到數字基帶，基帶數據速率仍然為60MHz，因此需要對高速的數字基帶信號進行抽取和濾波得到低速的數字基帶信號，抽取倍數可通過編程設置，抽取倍數越大得到的數字基帶信號速率就越小，低速的數據基帶信號再傳輸給FPGA實現基帶數據的碼元恢復，得到原始信息。EZ-USB既可以對數字基帶信號數據進行實時數據采集和傳輸也可以對FPGA輸出的原始碼元信息進行傳輸，最后通過USB2.0接口將這些數據傳輸到上位機進行數據實時存儲和顯示。

3.高速數據采集模塊（寬帶中頻數字下變頻模塊）

傳統的數據采集系統往往采用單片機或數字信號處理器(DSP)作為控制器,控制模/數轉換器(ADC)、存儲器和其他外圍電路的工作。但由于單片機本身的指令周期以及處理速度的影響,其時鐘頻率較低,各種功能都要靠軟件的運行來實現,軟件運行時間在整個采樣時間中占有很大的比例,效率較低,很難滿足系統對數據采集系統實時性和同步性的要求?；贒SP的數據采集系統,雖然處理速度快,但成本較高,過于頻繁的中斷會使CPU的效率降低,響應速度變差。近年來，基于FPGA的數據采集方案逐漸成為一種具有特殊優勢的一種方案，其中最主要的一個優點就是可以實現對數據的并行處理。另外還具有開發周期短,集成度高,功耗低,工作頻率高,設計費用低,編程配置靈活等一系列優點。

本報告中采用的高速數據采集與實時傳輸方案，主要包括以下幾個部分：1）高速數據采集以及數字下變頻處理部分；(2).高速數據傳輸部分；(3).上位機數據采集控制部分。系統首先將外部真實世界的模擬信號進行數字化，然后將模數轉換器的高速數字信號進行數據緩沖，然后將緩沖數據經過數字下變頻處理后傳輸給FPGA，采用FPGA控制CY7C68013A實現高速數據實時傳輸與存儲，并進行顯示。