<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

開關電容加法器的電路詳解

中科院半導體所 ? 來源:EETOP ? 2024-05-23 11:14 ? 次閱讀

根據電荷守恒原理,在一個孤立回路中,電荷代數和總是相等不變。

對于一個1F的電容,當它的壓差為1V時,它所攜帶的電荷量是Q=CU=1庫侖,這里的電荷量是指電容的兩個極板各自攜帶的電荷量的絕對值是1C。定義極板正負后,正極板攜帶的是1庫侖的正電荷,負極板攜帶的是1庫侖的負電荷。正負極板的電荷量絕對值永遠是相同的,電容的電壓并非是正負極板的電荷量絕對值不同產生的。

cde5f132-15c7-11ef-b74b-92fbcf53809c.png

從電荷角度理解開關電容加法器中的電荷守恒,開關電容加法器的電路如下所示:

cdf33f54-15c7-11ef-b74b-92fbcf53809c.png

φ1時C2對Vo2采樣,C1清零,選定C2的正負之后不再改變,計算C2的正負極板電荷如下圖所示:

ce0802b8-15c7-11ef-b74b-92fbcf53809c.png

φ2時C1對Vo1采樣,并產生輸出電壓Vout。因為C2的上極板是正并與C1的右極板連接,同一個節點連接的極板極性相同,所以定義C1左負右正。因為C1右極板要變成正極性,所以右極板電子要往C2正極板移動直到穩定,此時電子也會從Vo1流向C1的負極板以保持C1的正負極板電荷量相同。

ce2b6f1e-15c7-11ef-b74b-92fbcf53809c.png

在上述過程達到穩定時,由于電容正負極板之間是斷路,所以在Vout節點只是C1正極板的電子流向C2的正極板而無外部電荷流入或內部電荷流出,所以這個節點的電荷總量是守恒的,因此穩定時(φ2時C1正極板電荷量+φ2時C2正極板電荷量)=φ1時C2正極板電荷量,所以:

ce47ecb6-15c7-11ef-b74b-92fbcf53809c.png

由上式可以求得Vout的表達式。

以開關電容積分器為例說明什么樣的節點是電荷守恒,一個考慮負載電容CL的開關電容積分器電路在φ1和φ2時電路如下:

Phi1時CS采樣,定義Cs左正右負,電子從運放輸出流到Cs的右極板使得右極板變負,當然CL上極板也會有電子流出使得CL上極板變正。

Phi2時,假定VCM小于Vin,那么一開始運放負輸入端電壓會向下跳變,因為電容的電壓無法突變。由于負反饋,運放輸出電流對負輸入端進行充電,電子流向如圖。

在這個過程中,Cs的負極板電子流向CI左極板,電子只是從CS的負極板移到CI的負極板,所以在運放負輸入端看到的總負電荷量是沒有變化的,因此這個節點是電荷守恒的,對這個節點列寫電荷守恒方程是可以求出VO的。

那運放輸出端會符合電荷守恒嗎?但如果看運放輸出端時這并不是一個封閉的系統,因為CI的電子在移動到CL上的同時,還會有部分電子電流流向運放到VDD,所以Vo節點看到的總電荷是減少的,該節點不適用電荷守恒,無法列寫該節點的電荷守恒方程。

ce6de650-15c7-11ef-b74b-92fbcf53809c.png

值得注意的是,不是所有節點都符合電荷守恒,只要這個節點無能夠從外部充放電的支路而只與電容極板相連,那這個節點就是電荷守恒的。



審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 加法器
    +關注

    關注

    6

    文章

    179

    瀏覽量

    29834
  • 開關電容
    +關注

    關注

    0

    文章

    101

    瀏覽量

    18339
  • 電容電壓
    +關注

    關注

    0

    文章

    70

    瀏覽量

    10972

原文標題:開關電容加法器的電路如下所示:

文章出處:【微信號:bdtdsj,微信公眾號:中科院半導體所】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    運算放大器的同相加法器和反相加法器

      運算放大器構成加法器 可以分為同相加法器和反相加法器
    發表于 08-05 17:17 ?2.5w次閱讀
    運算放大器的同相<b class='flag-5'>加法器</b>和反相<b class='flag-5'>加法器</b>

    加法器

    請問下大家,,進位選擇加法器和進位跳躍加法器的區別是啥???我用Verilog實現16位他們的加法器有什么樣的不同???還請知道的大神告訴我一下。。
    發表于 10-20 20:23

    什么是加法器?加法器的原理是什么 ?

    什么是加法器?加法器的原理是什么 反相加法器等效原理圖解析
    發表于 03-11 06:30

    4位并行的BCD加法器電路

       圖二所示為4位并行的BCD加法器電路。其中上面加法器的輸入來自低一級的BCD數字。下
    發表于 03-28 16:35 ?1.3w次閱讀
    4位并行的BCD<b class='flag-5'>加法器</b><b class='flag-5'>電路</b>圖

    加法器,加法器是什么意思

    加法器,加法器是什么意思 加法器 :  加法器是為了實現加法的?! 〖词钱a生數的和的裝置。加數和被加數為輸入,和數與
    發表于 03-08 16:48 ?5245次閱讀

    十進制加法器,十進制加法器工作原理是什么?

    十進制加法器,十進制加法器工作原理是什么?   十進制加法器可由BCD碼(二-十進制碼)來設計,它可以在二進制加法器的基礎上加上適當的“校正”邏輯來實現,該校正邏
    發表于 04-13 10:58 ?1.3w次閱讀

    同相加法器電路原理與同相加法器計算

    同相加法器輸入阻抗高,輸出阻抗低 反相加法器輸入阻抗低,輸出阻抗高.加法器是一種數位電路,其可進行數字的加法計算。當選用同相
    發表于 09-13 17:23 ?5.6w次閱讀
    同相<b class='flag-5'>加法器</b><b class='flag-5'>電路</b>原理與同相<b class='flag-5'>加法器</b>計算

    加法器是如何實現的

     verilog實現加法器,從底層的門級電路級到行為級,本文對其做出了相應的闡述。
    發表于 02-18 14:53 ?5903次閱讀
    <b class='flag-5'>加法器</b>是如何實現的

    加法器的原理及采用加法器的原因

    有關加法器的知識,加法器是用來做什么的,故名思義,加法器是為了實現加法的,它是一種產生數的和的裝置,那么加法器的工作原理是什么,為什么要采用
    的頭像 發表于 06-09 18:04 ?4285次閱讀

    加法器的工作原理和電路解析

    加法器可以是半加法器或全加法器。不同之處在于半加法器僅用于將兩個 1 位二進制數相加,因此其總和只能從 0 到 2。為了提高這種性能,開發了FullAdder。它能夠添加三個 1 位二
    的頭像 發表于 06-29 14:27 ?1.1w次閱讀
    全<b class='flag-5'>加法器</b>的工作原理和<b class='flag-5'>電路</b>解析

    加法器的工作原理及電路解析

    加法器是一種執行二進制數相加的數字電路。它是最簡單的數字加法器,您只需使用兩個邏輯門即可構建一個;一個異或門和一個 AND 門。
    的頭像 發表于 06-29 14:35 ?8435次閱讀
    半<b class='flag-5'>加法器</b>的工作原理及<b class='flag-5'>電路</b>解析

    鏡像加法器電路結構及仿真設計

    鏡像加法器是一個經過改進的加法器電路,首先,它取消了進位反相門;
    的頭像 發表于 07-07 14:20 ?1717次閱讀
    鏡像<b class='flag-5'>加法器</b>的<b class='flag-5'>電路</b>結構及仿真設計

    加法器的原理是什么 加法器有什么作用

    加法器是數字電路中的基本組件之一,用于執行數值的加法運算。加法器的基本原理和作用可以從以下幾個方面進行詳細闡述。
    的頭像 發表于 05-23 15:01 ?308次閱讀
    <b class='flag-5'>加法器</b>的原理是什么 <b class='flag-5'>加法器</b>有什么作用

    串行加法器和并行加法器的區別?

    串行加法器和并行加法器是兩種基本的數字電路設計,用于執行二進制數的加法運算。它們在設計哲學、性能特點以及應用場景上有著明顯的區別。
    的頭像 發表于 05-23 15:06 ?331次閱讀

    請問增益為1的加法器有哪些?

    增益為1的加法器指的是輸出信號的幅度與輸入信號幅度相等的加法器。這類加法器在模擬電路設計中非常重要,因為它們在執行加法運算的同時,不會改變信
    的頭像 發表于 05-23 15:10 ?299次閱讀
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>