<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

何為異構芯片 協同異構AI芯片的挑戰

AI芯天下 ? 來源:晶上聯盟 ? 2024-02-25 13:53 ? 次閱讀

進入大模型時代,全社會算力需求被推高到了前所未有的程度。

由于大模型AI對于全社會的重要性,以及各行各業加快建設智算中心,也引發了全社會學習異構AI芯片的熱潮。

異構AI芯片出現的現象

2024年1月,微軟聯合創始人比爾·蓋茨與OpenAI首席執行官山姆·奧特曼進行了一次對話,奧特曼在對話中表示人工智能將引發人類歷史上“最快”的一次技術革命,人類可能還沒有準備好以多快的速度適應這種變革。

奧特曼預計,這項技術將迅速發展,使系統的計算能力達到GPT-4的10萬倍或100萬倍。

簡單來說,用于人工智能計算的英偉達GPU芯片遠遠不夠用了。

而為應對GPU全球供應短缺問題,以及美國對GPU的出口限制問題,當然更重要的是在AI場景下降低成本,于是市場上涌現了各類異構AI芯片。

何為異構芯片

異構芯片即結合兩種或多種不同類型的處理器控制器架構的芯片。

異構芯片可以是CPU+FPGA,CPU+GPU也可以是CPU+AI,也可以是CPU+動態可重構等不同架構,這些架構都是利用一種架構的優勢來彌補另外一種架構的不足,以適應用戶多種用途的應用需求。

Intel的CPU+Altera的FPGA或者AMD的Instinct MI300和英偉達的Grace Hopper超級芯片也是采用“CPU+GPU”的異構形式。

CPU+GPU架構的優勢

CPU和GPU協同工作時,CPU包含幾個專為串行處理而優化的核心,GPU則由數以千計更小、更節能的核心組成,這些核心專為提供強勁的并行運算性能而設計。

程序的串行部分在CPU上運行,而并行部分則在GPU上運行。

GPU目前已經發展到成熟階段,可輕松執行現實生活中的各種應用程序,而且程序運行速度已遠遠超過使用多核系統時的情形。

因此,CPU和GPU的結合剛好可以解決深度學習模型訓練在CPU上耗時長的問題,提升深度學習模型的訓練效率。

CPU與GPU的應用場景也不斷拓寬

隨著CPU與GPU的結合,其相較于單獨CPU與GPU的應用場景也不斷拓寬。

CPU+GPU架構適用于處理高性能計算。伴隨著高性能計算類應用的發展,驅動算力需求不斷攀升,但目前單一計算類型和架構的處理器已經無法處理更復雜、更多樣的數據。

數據中心如何在增強算力和性能的同時,具備應對多類型任務的處理能力,成為全球性的技術難題。

CPU+GPU的異構并行計算架構作為高性能計算的一種主流解決方案,受到廣泛關注。

CPU+GPU架構適用于處理數據中心產生的海量數據。數據爆炸時代來臨,使用單一架構來處理數據的時代已經過去。

比如:個人互聯網用戶每天產生約1GB數據,智能汽車每天約50GB,智能醫院每天約3TB數據,智慧城市每天約50PB數據。

數據的數量和多樣性以及數據處理的地點、時間和方式也在迅速變化。無論工作任務是在邊緣還是在云中,不管是人工智能工作任務還是存儲工作任務,都需要有正確的架構和軟件來充分利用這些特點。

CPU+GPU架構可以共享內存空間,消除冗余內存副本來改善問題。

在此前的技術中,雖然GPU和CPU已整合到同一個芯片上,但是芯片在運算時要定位內存的位置仍然得經過繁雜的步驟,這是因為CPU和GPU的內存池仍然是獨立運作。

為了解決兩者內存池獨立的運算問題,當CPU程式需要在GPU上進行部分運算時,CPU都必須從CPU的內存上復制所有的資料到GPU的內存上,而當GPU上的運算完成時,這些資料還得再復制回到CPU內存上。

然而,將CPU與GPU放入同一架構,就能夠消除冗余內存副本來改善問題,處理器不再需要將數據復制到自己的專用內存池來訪問/更改該數據。

統一內存池還意味著不需要第二個內存芯片池,即連接到CPU的DRAM。

因此,通過CPU+GPU異構并行計算架構組成的服務器,正成為服務器市場中的一匹黑馬?,F在已有多家芯片廠商開始跟進。

協同異構AI芯片的挑戰

在實際建設智算中心的時候,到底在GPU、FPGA、DSA和ASIC之間選擇哪種算力和算力組合,這是一個很大的問題。

GPU雖然能夠應對大模型計算需求,但一卡難求以及限制性能等問題嚴重;

DSA靈活性有限,硬件和軟件架構呈現碎片化;

FPGA的功耗和成本較高,主要用于原型驗證,難以在實際場景中大規模落地;

ASIC功能固化,缺乏足夠的靈活性,而且ASIC芯片的研發周期長、成本高和風險大等,都為大規模和長期采用帶來了挑戰。

另外,多異構計算的硬件層次高集成度和系統軟件層次多協同、通用編程模型和開發環境等,都是行業需要解決的問題,多異構共存的異構計算孤島現象越來越突顯。

特別是不同的異構計算編程框架,要求開發者掌握多種編程模式和語言,使得代碼移植面臨巨大挑戰。

尋找一個真正統一、能滿足所有硬件和應用需求的編程方法,仍是當下計算領域的熱門研究課題。

結尾:可發展產業機遇

大模型AI的出現,為重構數據中心帶來了機遇。由于大模型AI天然帶來海量的數據中心內部通信而不是對外通信,在將數據中心重構為智算中心的時候,就帶來了“一個數據中心即為一臺計算機”的設計理念,這就是以系統設計為中心的原則。

以系統設計為中心,即考慮一個數據中心上承載大模型訓練等邏輯上單一的“大應用”,也就是數據中心級的業務系統。

因此在智算中心的設計上要超越硬件和軟件的傳統界限,將整個數據中心作為一個協同工作的系統。

有了以數據中心為一臺計算機的設計理念和角度,就能找到有效的軟硬件協同的異構融合計算之路。

內容及圖片來源于:晶上聯盟



審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    18538

    瀏覽量

    223697
  • 控制器
    +關注

    關注

    112

    文章

    15392

    瀏覽量

    172704
  • AI芯片
    +關注

    關注

    17

    文章

    1731

    瀏覽量

    34508
  • 異構芯片
    +關注

    關注

    0

    文章

    9

    瀏覽量

    2053

原文標題:趨勢丨2024年再怎么重視“異構芯片”都不為過

文章出處:【微信號:World_2078,微信公眾號:AI芯天下】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    全志科技T527高算力八核異構芯片獲“年度最佳SoC”榮譽

    全志科技T527高算力八核異構芯片獲“年度最佳SoC”榮譽
    的頭像 發表于 04-08 10:29 ?610次閱讀
    全志科技T527高算力八核<b class='flag-5'>異構</b><b class='flag-5'>芯片</b>獲“年度最佳SoC”榮譽

    華芯邦科技開創異構集成新紀元,Chiplet異構集成技術衍生HIM異構集成模塊賦能孔科微電子新賽道

    華芯邦科技將chiplet技術應用于HIM異構集成模塊中伴隨著集成電路和微電子技術不斷升級,行業也進入了新的發展周期。HIM異構集成模塊化-是華芯邦集團旗下公司深圳市前??卓莆㈦娮佑邢薰綤OOM的主營方向,將PCBA芯片化、
    的頭像 發表于 01-18 15:20 ?305次閱讀

    異構專用AI芯片的黃金時代

    異構專用AI芯片的黃金時代
    的頭像 發表于 12-04 16:42 ?341次閱讀
    <b class='flag-5'>異構</b>專用<b class='flag-5'>AI</b><b class='flag-5'>芯片</b>的黃金時代

    異構集成 (HI) 與系統級芯片 (SoC) 有何區別?

    異構集成 (HI) 與系統級芯片 (SoC) 有何區別?
    的頭像 發表于 11-29 15:39 ?681次閱讀
    <b class='flag-5'>異構</b>集成 (HI) 與系統級<b class='flag-5'>芯片</b> (SoC) 有何區別?

    3D異構集成與 COTS (商用現成品)小芯片的發展問題

    3D 異構集成與 COTS (商用現成品)小芯片的發展問題
    的頭像 發表于 11-27 16:37 ?326次閱讀
    3D<b class='flag-5'>異構</b>集成與 COTS (商用現成品)小<b class='flag-5'>芯片</b>的發展問題

    什么是異構集成?什么是異構計算?異構集成、異構計算的關系?

    異構集成主要指將多個不同工藝節點單獨制造的芯片封裝到一個封裝內部,以增強功能性和提高性能。
    的頭像 發表于 11-27 10:22 ?3953次閱讀
    什么是<b class='flag-5'>異構</b>集成?什么是<b class='flag-5'>異構</b>計算?<b class='flag-5'>異構</b>集成、<b class='flag-5'>異構</b>計算的關系?

    芯片變身 3D系統,3D異構集成面臨哪些挑戰

    芯片變身 3D 系統,3D 異構集成面臨哪些挑戰
    的頭像 發表于 11-24 17:51 ?365次閱讀
    當<b class='flag-5'>芯片</b>變身 3D系統,3D<b class='flag-5'>異構</b>集成面臨哪些<b class='flag-5'>挑戰</b>

    多核異構中A核與M核通信過程

    目前域控項目有的采用S32G這類多核異構芯片,轉載一篇分析下多核異構中A核與M核通信過程的文章。
    的頭像 發表于 10-31 11:09 ?613次閱讀
    多核<b class='flag-5'>異構</b>中A核與M核通信過程

    從單片SoC向異構芯片和小芯片封裝的轉變正在加速

    關于異構集成和高級封裝的任何討論的一個良好起點是商定的術語。異構集成一詞最常見的用途可能是高帶寬內存 (HBM) 與某種 GPU/NPU/CPU 或所有這些的某種組合的集成。
    的頭像 發表于 10-12 17:29 ?825次閱讀
    從單片SoC向<b class='flag-5'>異構</b><b class='flag-5'>芯片</b>和小<b class='flag-5'>芯片</b>封裝的轉變正在加速

    新一代計算架構超異構計算技術是什么 異構走向超異構案例分析

    異構計算架構是一種將不同類型和規模的硬件資源,包括CPU、GPU、FPGA等,進行異構集成的方法。它通過獨特的軟件和硬件協同設計,實現了計算資源的靈活調度和優化利用,從而大大提高了計算效率和性能。
    發表于 08-23 09:57 ?500次閱讀
    新一代計算架構超<b class='flag-5'>異構</b>計算技術是什么 <b class='flag-5'>異構</b>走向超<b class='flag-5'>異構</b>案例分析

    AI芯片 CPU+xPU的異構方案全面解析

    CPU+xPU 的異構方案成為大算力場景標配,GPU為應用最廣泛的 AI 芯片。目前業內廣泛認同的AI 芯片類型包括GPU、FPGA、NPU
    發表于 08-22 10:11 ?983次閱讀
    <b class='flag-5'>AI</b><b class='flag-5'>芯片</b> CPU+xPU的<b class='flag-5'>異構</b>方案全面解析

    異構計算場景下構建可信執行環境

    的模式會發生變化??傊?,短期內異構將成為主流。 備注:圖片來自于公開資料 同時,人工智能(AI)推動產業結構優化升級,產業智能化趨勢即將顛覆傳統產業。而要想更好的運用AI,首先需要對其提供大量
    發表于 08-15 17:35

    Chiplet和異構集成時代芯片測試的挑戰與機遇

    雖然Chiplet近年來越來越流行,將推動晶體管規模和封裝密度的持續增長,但從設計、制造、封裝到測試,Chiplet和異構集成也面臨著多重挑戰。因此,進一步通過減少缺陷逃逸率,降低報廢成本,優化測試成本通過設計-制造-測試閉環實現良率目標已成為當務之急。
    的頭像 發表于 07-12 15:04 ?1436次閱讀
    Chiplet和<b class='flag-5'>異構</b>集成時代<b class='flag-5'>芯片</b>測試的<b class='flag-5'>挑戰</b>與機遇

    混合鍵合將異構集成提升到新的水平

    芯片異構集成的概念已經在推動封裝技術的創新。
    的頭像 發表于 07-03 10:02 ?1847次閱讀
    混合鍵合將<b class='flag-5'>異構</b>集成提升到新的水平

    航順芯片提供ARM+RISC-V異構多核MCU

    航順芯片作為IAR System合作伙伴,提供了ARM+RISC-V異構多核MCU硬件平臺?!扒度胧蕉嗪讼到y可分為同構多核和異構多核,航順芯片HK32U3009采用ARM+RISC-V
    發表于 06-20 12:48 ?390次閱讀
    航順<b class='flag-5'>芯片</b>提供ARM+RISC-V<b class='flag-5'>異構</b>多核MCU
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>