對話國產EDA和IP廠商，如何攻克大規模數字電路設計挑戰？

隨著先進制程不斷推進，以及AI、大數據、云計算等一系列新技術的快速發展，數字電路的處理能力越來越強，電路規模越來越大，對大規模數字芯片的需求也越來越多。因此，如何加速大規模數字電路設計就成為了業內芯片設計企業關注的焦點。

作為芯片產業的根技術和硬科技，EDA和IP在大規模數字電路設計中發揮著不可替代的作用，也是集成電路技術發展的重要助推器。其運用的好壞，決定著一個芯片設計公司的開發效率，還影響著產品質量和最終性能，因此優秀的芯片公司與EDA和IP企業之間相互成就，彼此激勵。

因此，在大規模數字電路設計面臨挑戰的當下，EDA和IP如何協同發力才能更好地滿足芯片設計企業面對新應用、新市場和新技術時的復雜需求，持續為本土芯片產業升級提供強大動力呢？帶著這個問題，半導體行業觀察采訪了兩位資深的行業老兵——思爾芯董事長兼CEO林俊雄先生和芯動科技董事長兼CEO敖海先生，和大家暢談加速大規模數字電路設計的那些事兒。

林俊雄

思爾芯董事長兼CEO

林俊雄先生于2003年創立思爾芯，曾就職于美國的Altera和Aptix公司。林先生擁有美國康奈爾大學電氣工程學士學位，及中歐國際商學院的高級管理人員工商管理碩士學位。作為一位資深的電子設計自動化（EDA）專家和經驗豐富的企業管理人士，他成功引領思爾芯成長為行業內的佼佼者。

敖海

芯動科技董事長兼CEO

敖海先生于2006年從海外歸國創辦芯動科技，17年來，他帶領芯動團隊攻關克難，成長為國內一站式IP和芯片定制的生態賦能型領軍企業。芯動是國內唯一獲得全球6大晶元代工廠簽約支持的IP供應商，在14nm到3nm的FinFET工藝上成果卓著，超100億顆國內外知名公司的主流芯片背后有芯動IP。作為國家級特聘專家，他擁有數十項中美發明專利。他本科畢業于華中科技大學、并在多倫多大學電器與計算機工程、斯坦福大學EE等研究生院深造。以下為采訪實錄

Q1

在大規模數字電路設計中，EDA 和 IP 分別扮演什么角色？他們之間相互的關系和互動是如何影響整個芯片設計過程的？

林俊雄：EDA和IP的目的都是一樣的，幫助客戶開發出更高效能、更低功耗、更低成本、更有競爭力的芯片產品。區別在于實現方式，EDA工具是通過自動化以及更好的算法來達到優化 PPA 的目的，而 IP 通常是利用設計模塊的復用性來幫助客戶縮短設計時間。EDA + IP可以達到更好的效果。以搭積木舉例，常規的芯片設計就像用小積木搭建小的建筑，而利用EDA+IP像用更大的積木來蓋更大的房子。同時，這個大積木的質量已經做過充分驗證，搭出來的房子不僅規模大，品質也更有保障。
敖海：芯片設計搭積木的過程中，EDA是提前進行數字化驗證的平臺工具，而IP就是其中的可復用模塊組件。通過EDA工具+IP組件的自由組合，客戶能夠實現工具的流程化、驗證自動化和設計自動化。EDA和IP供應商的共同點就在于賦能客戶盡快把產品做出來，區別就是術業有專攻。像思爾芯這樣的EDA 公司，除了提供原型驗證、硬仿等快速敏捷開發平臺和工具之外，還可以搭配外部子卡，構建客戶真實使用場景。芯動科技則是提供DDR、USB、HDMI等各種和先進工藝綁定的高速接口IP，一部分數字邏輯放在思爾芯的原型驗證系統上，一部分非數字邏輯可以作為物理接口、物理芯片，和思爾芯的整體方案搭配，并在仿真過程中提供完整的庫作為支持。
理論上，EDA和IP是兩個不同的供應商，擁有不同的技能，但從大型數字電路設計的角度來說，適應客戶對完整技術支持服務的需求，我們打造的這種生態合作關系就提前給客戶做了適配，幫助客戶少走彎路，并且通過分享我們的經驗來幫助客戶縮短開發周期，提高生產力。對于大規模數字設計來說，我相信這是一個非常好的組合，也相信未來這樣的組合必要性會越來越高。

Q2

從目前的行業現狀來看，市場上有的公司提供EDA+IP的綜合性服務，也有很多公司專注于單一的領域，僅提供EDA或者IP，那么這兩種商業模式在實際應用中各有什么優勢和限制呢？

敖海：正如我前面所提到的，EDA和IP公司的共同點就是服務同一類客戶，我們的專業能力基本上能做到無縫對接。有些公司的業務能覆蓋兩者，其耦合點也是在于能共同服務一類客戶。所以我認為EDA公司、IP公司是獨立的還是綜合在一起的，并不是那么重要，重要的是雙方有沒有協同性，有沒有經驗和能力真正幫到客戶。

Q3

思爾芯作為國內首家數字 EDA 供應商，如今即將迎來成立20周年，公司目前的發展現狀和主要成就有哪些？以及在數字EDA領域思爾芯在哪些技術和服務方面展現出了特別的專業性和創新性？

林俊雄：思爾芯早期是從單點工具原型驗證起家，從3、4年前開始，通過自主研發、重大政府項目的成果轉化，以及并購、技術引進等方式，目前已經組成了一個非常強大的研發團隊，也完成了前端設計和驗證工具的主要工具鏈，包括架構設計、軟件仿真、硬件仿真、原型驗證、數字調試，還有 EDA 上云相關的一些工具和服務等等。我們在全球擁有600多家客戶，這個數量應該是國內第一的，我們的國外客戶包括Intel、索尼、三星等，國內前十的半導體設計公司中也有7家是我們的客戶。
我們的工具可以按照不同的組合滿足客戶項目在不同設計階段的需求，包含從 IP 開發開始，到 SoC 集成、軟硬件集成、軟件開發、系統調試、系統驗證等。通過使用我們的通用數字電路調試軟件和豐富的驗證 IP 以及外置應用庫，我們可以建立統一的設計驗證與調試環境，確保在同一個芯片項目中，不同的團隊都能夠高效地協作，提高整體開發的效率。

Q4

芯動科技作為一家一站式IP和GPU領軍企業，也已擁有17年的行業經驗，芯動在IP領域的主要研發方向有哪些？主要關注哪些特定的賽道和市場需求？

敖海：芯動科技成立至今已經和包括臺積電、三星、中芯國際、華力、Global Foundries、UMC等在內的主流晶圓廠都建立了密切合作，創造了200多次流片紀錄。在接口領域我們擁有一系列具有競爭優勢的IP組合，諸如全球唯一的高端HBM2E/HBM3組合以及GDDR6X/GDDR6高帶寬設計，LPDDR5X/ LPDDR5 Combo也達到了10Gbps的速度，DDR系列產品實現了全球最高性能和最全覆蓋，做到全球領軍；再如我們的高性能計算IP三件套，不僅做到了從最高24Gbps的GDDR6X到最低端的DDR全面覆蓋，還擁有PCIe5.0、PCIe4.0以及其他各種標準32-56G SerDes；芯動科技還是全球第一家發布Chiplet的公司，我們在UCIe發布協議之前就已經和Intel有兩年的合作了?，F在我們也支持中國標準的Chiplet，已經在思爾芯平臺上得到過驗證，并且實現了大規模量產，也應用在了我們自研的風華GPU上。芯動的Chiplet優勢明顯，一是密度高，我們通過DDR技術，只傳時鐘不傳數據進行同步，PPA 比競品好20%以上；二是低延遲，Chiplet在做整體的總線延伸過程中，低延遲也是非常關鍵的啟動性能。針對消費電子領域，我們還有通用的USB3.0、HDMI/eDP TX/RX等，而且大部分IP都有PHY和控制器的完整組合。除了能夠給客戶提供相關的IP驗證模型外，還提供系統模型、驅動驗證模型，并且提供全流程的定制服務，幫助客戶解決更多問題。
此外，我們聚焦高性能計算、多媒體&汽車電子、IoT物聯網4大平臺提供全套IP和芯片定制服務，可進行原型驗證、EDA仿真以及測試片，并且提供IP兜底。這些產品和能力結合思爾芯完整的平臺功能，基于雙方十多年的成功經驗，將為客戶提供端到端的保障。而且芯動科技一直都很專注于先進工藝的發展，具備全球14nm到3nm的IP搭建能力和覆蓋能力，累計服務客戶超過300家，囊括了高通、亞馬遜、AMD、微軟等國際知名公司，以及本土前十的設計企業，使用芯動IP成功流片的高端SoC超過100億顆。這足以證明我們的能力完全能夠服務現代產品線的發展，是我們行業地位和技術先進性的佐證，也是我們“客戶的成功就是我們的成功”理念的體現。
總而言之，芯動科技是先進工藝一站式的IP提供商，我們希望為客戶提供各種硬化服務，提供一站式IP以及各種封裝、驅動、驗證和系統量產解決方案，幫助客戶加速設計流程。整套服務體系過程中，我們跟思爾芯有非常強的無縫對接，一旦客戶使用了思爾芯的平臺+芯動的IP，我們能提供測試片、測試板和相關的解決方案來讓我們雙方的EDA、IP和FPGA組合達到便捷開發的能力。未來，我們也會加強在先進工藝大芯片上的投入，為客戶提供更加完整高效的服務體系。

Q5

思爾芯和芯動科技為何選擇生態合作？在面對各自領域的強勢地位時，這種合作帶來的相互增值和市場優勢有哪些？

林俊雄：我們雙方合作的主要原因還是有大量的客戶重疊，例如君正，他們利用我們的 EDA + IP組合，大大縮短了整個驗證周期，提高了整體效率。那我們合作可以分成幾個層面：
第一個層面是單個 IP 的部分，主要是接口 IP，比如PCIe，Memory等，芯動的這些IP大部分已經在思爾芯的工具上驗證過了，并且在我們的原型驗證系統上也都有參考設計。所以當客戶使用時，不需要從零開始，只需要關注如何跟自己的設計做整合。國內的大部分芯片設計公司已經采用了思爾芯的原型驗證，，這時候接入芯動的IP，銜接就非?？?。舉個例子，最近有家自動駕駛的客戶，他們在選IP的時候，PHY和Controller部分的兼容性問題困擾了他們非常久，最后我們在原型驗證平臺上為客戶提供參考設計，為客戶解決了適配問題，從而節省了很多時間。
第二個層面是在應用領域，比如說IoT，客戶可以根據自己的需求，組合我們的產品，然后自己重新設計，在很短時間內就可以重新搭建，利用我們原來的驗證架構，就可以完成充分的驗證，并開始開發軟件，做系統的整合，這方面我們也有非常多的客戶案例。
第三個層面是在設計的更前端，比如在架構設計的時候，因為現在大規模設計的復雜度非常高，在還沒有做RTL設計之前，客戶就需要做大量的性能評估、器件和IP選型。我們的工具中已經整合了很多芯動科技的IP，讓客戶在很早期就能模擬搭建SoC的過程。思爾芯的架構設計工具還可以和我們其他驗證工具整合，在設計過程中幫助客戶從高階的模型一步一步移植到軟仿，最后移植到原型驗證中，在投片之前就可以把整套系統級的設計全部做完。
敖海：林總介紹的非常全面，我再補充幾點：
第一，FPGA大型芯片的開發需要確保敏捷開發平臺有非常高的逼真度，在軟硬件方面都要能夠和真實的流片對齊。芯動有大量的成功流片經驗，思爾芯有大量軟仿、硬仿的驗證接口，把雙方的工具庫和產品庫搭配在一起，能夠形成更加完整的經驗，以應對芯片功能和接口的復雜化，幫助客戶少走彎路。
第二，我們積累的大量經驗能幫助客戶縮短開發周期，更快完成芯片集成、系統驗證。以傳統流程體系為例，芯片設計企業買一個IP，回去看datasheet，然后把它玩轉，最后量產、封裝，完成這一套工作需要很多的人力和時間，并且不是百分百成功的。而通過我們IP和EDA合作的一站式服務，在軟硬件配置過程中搭好敏捷開發平臺，打通大家交流的窗口，賦予客戶更強的經驗值，并且給客戶充分的試錯機會，從而開發出來更有競爭力的產品。
第三，國產生態以前是比較弱的，現在我們服務客戶的核心就是要積極解決客戶的痛點，比如把所有IP處理器和相關復雜系統打包提供給客戶，并且把我們的原型驗證平臺用軟件/硬件、IP硬核/軟核的模式呈現給他們。對此，我們提前做了大量的適配，這些經驗對于客戶會非常有價值。未來，我們希望這種生態合作的體系能夠越來越大，比如思爾芯把平臺的極限開拓到64個甚至128個FPGA的組合，實際上這個組合我們已經在合作過程之中了，將對未來GPU、NPU、CPU開發有巨大的助力。

Q6

針對Chiplet這個特定的應用領域，思爾芯和芯動是如何協作的？雙方的合作給整個芯片產業帶來了哪些顯著影響？

林俊雄：我們和芯動在Chiplet方面的合作優勢主要有兩點：第一點是架構設計上，Chiplet是復雜性很高，在設計早期就要提前做架構設計、后端設計、物理實現等方面的考量。在這方面，我們的架構設計工具跟芯動的UCIe等IP可以很好地組合成為設計方法學，幫助客戶在早期判斷他的設計是否適合其應用場景。
第二點，Chiplet本身的設計也是需要充分驗證的。其實Chiplet可以理解為一個更大的IP，如果我們剛剛講的EDA + IP是用小積木來搭建房子，那EDA+Chiplet就是用大積木來搭建房子了。在這方面，我們跟芯動的合作帶來的諸多優勢和好處又得到了進一步放大，比如剛剛提到的原型驗證平臺，客戶不需要從零開始，而是可以很快完成他的設計。
敖海：正如林總所說，Chiplet是一個大積木，需要去組合。在設計過程中我們不能盲人摸象，而是要從系統架構的角度和硬件評估的角度把Chiplet 的組合提前適配好。芯動的UCIe Chiplet采用了DDR模式，端到端連線可以直接通過GPIO在FPGA上進行互聯，只需要調整頻率就可以完成整個Chiplet在總線整體協議方面的全套仿真、驗證和硬仿的工作，因此功耗很低。而且我們在思爾芯的FPGA里面，已經實施了Chiplet的硬化模塊，通過FPGA與FPGA互聯，能夠完整的仿真整個Chiplet的總線功能。同時我們還有另外一個模式，就是兩套平臺之間可以通過Chiplet PHY芯片進行互聯，可以是低速模式的FPGA與FPGA，也可以是高速模式的FPGA體系與FPGA體系，這套體系都可以通過思爾芯的EDA工具進行集成。在Chiplet領域，我們不但提供多種互聯方式，也給客戶提供大量互聯的可定制化協議能力，并且已有很多成功經驗能幫助到大家把芯片組合的風險降到最低。
舉個例子，在做GPU等大型芯片的過程之中，可能涉及到很多內核的數據交換，期間出現卡頓或者相關協議方面的性能問題會影響整體的性能評估。通過傳統的仿真可能需要很多時間，但通過我們和思爾芯共同打造的這個平臺可以快速實現這一步的跨越，這種可組合的Chiplet和可組合的平臺放在一起就給客戶提供了大量敏捷開發的能力和domain knowledge的深度，并且得到相對應的服務兜底，無需擔心Chiplet理解和風險問題。
我們很高興看到，Chiplet未來將會成為我們雙方組合的強大優勢，Chiplet和大型芯片、大型FPGA組合的綁定也是未來的市場趨勢。

Q7

最后，兩位嘉賓可否分別展望一下，鑒于目前的技術發展和市場的趨勢，數字電路涉及領域的未來發展是怎樣的？

林俊雄：毫無疑問，未來芯片發展的復雜度會呈幾何式上升。我們可以看到，不管是 AI、ChatGPT還是大模型等需要大量的算力，也就需要大量高端的芯片作為支撐。本土市場又具有需求多元化、接近應用端的特點，所以對芯片產品的迭代速度也提出了更高要求。芯片產業鏈的整體能力決定了國內的半導體產業發展速度。在與國際市場的競爭中，我們如何才能達到這樣的水平呢？除了EDA+IP之外，還有很多關鍵技術，比如剛剛提到的Chiplet，需要大家齊心協力，加強合作去創建一個共贏的生態，我相信硅谷之所以成功，也是因為當初他們建立了很好的生態鏈。
我覺得現在其實是國內產業發展的好機會，雖然我們也遭遇了一些阻礙，但是我相信在像思爾芯合芯動這樣優秀的國產公司的共同努力下，一步一個腳印，一定能夠取得新的進展和成果。同時也希望可以有更多的產業鏈伙伴加入我們，不僅是企業，也包括高校、政府等，我們早日走出有中國特色的半導體產業道路。
敖海：關于數字電路的發展趨勢，我認為有幾點：
一是芯片在突破先進工藝的極限之后會轉向Chiplet組合的趨勢。當前，國際工藝已經發展到3nm，但國內先進工藝受限，我們更多地需要在成熟工藝上進行組合。想要做大規模芯片，就要考慮新的架構、新的組合，包括I/O die、存儲die、邏輯die，還有相關的高速互聯、高速大帶寬的設計組合，這其中就會用到更多的IP和更多的芯片進行復雜的軟硬件組合，也必然會要求有更加強大的EDA工具和強大的IP兜底能力作為基礎。
二是市場會越來越卷。我們都知道近幾年成立了上萬家集成電路公司，但是從需求的角度來說市場在下行，同時又出現了像ChatGPT這樣的智能化爆發，在這樣的環境下，只有那些跑得快，更貼近市場的企業才能獲得成功。這就是為什么我們強調國產生態要有好的服務能力、支持體系和兜底能力，要能支持客戶把做芯片做的又快又好，同時還要減少開支，才能提高在市場上的生命力。
三是對國產化的支持。傳統印象里，大家可能都認為國外的IP或EDA更好，但從發展的角度來看，國內也有很多耕耘了十幾年的企業，他們服務了大量國內外客戶，足以證明其能力是具有競爭力的。而且我們也在腳踏實地為國產市場服務、為國產生態賦能，并在過程中不斷成長，不斷優化產品和服務。所以我希望大家相信國產，相信國產生態一定會發展的枝繁葉茂。
所以結合這三個趨勢，我認為未來兩年也是屬于大模型，從端到云到車遍地開花的時代。對此，我們期待能夠和更多的同行一起建設國產生態，合作共贏。

結語大規模數字電路設計是一個集高精尖于一體的復雜系統工程，需要的是一個能夠提供全面解決方案的生態系統，以支持更復雜的設計和更快的開發周期。國內EDA和IP供應商能聚焦在各自專長領域結合自身優勢，提供更加全面和協同的解決方案，才能更好地滿足芯片設計企業面對新應用、新市場和新技術時的復雜需求，持續為本土芯片產業升級提供強大動力。國產生態體系的建設，對于行業進步具有重大意義，也離不開產業各界的大力支持。
轉載自半導體行業觀察公眾號