DshanMCU-R128s2硬件設計指南

原理圖設計

硬件系統框圖

R128是一顆專(zhuān)為“音視頻解碼”而打造的全新高集成度 SoC，主要應用于智能物聯(lián)和專(zhuān)用語(yǔ)音交互處理解決方案。

• 單片集成 MCU+RISCV+DSP+CODEC+WIFI/BT+PMU，提供生態(tài)配套成熟、完善的用于系統、應用和網(wǎng)絡(luò )連接開(kāi)發(fā)的高效算力；
• 集成 8MB/16MB/32MB PSRAM，為音視頻解碼、大容量存儲、掃碼以及網(wǎng)絡(luò )連接提供充裕的高容量、高帶寬的內存支持；
• 擁有豐富的音頻接口 IIS/PCM、OWA、DMIC、LINEOUT、MICIN 以及通用通訊接口 IIC、UART、SDIO、 SPI、ISO7816卡接口；同時(shí)支持 U 盤(pán)、SD卡、IR-TX/RX；
• 內置 LDO、GPADC、LEDC，簡(jiǎn)化系統方案設計，降低 BOM成本。

硬件系統基本工作原理

R128硬件系統基本工作流程如下：

• 硬件系統正常上電，主控復位之后，CPU開(kāi)始執行 BROM固化代碼，對系統資源和關(guān)鍵外設進(jìn)行配置及初始化，包括電源，時(shí)鐘，總線(xiàn)，復位，存儲接口等。
• 根據配置，在 BROM階段將系統初始化信息（串口、PSRAM等）從存儲介質(zhì)讀取到系統 SRAM，進(jìn)行芯片及系統的進(jìn)一步詳細配置和初始化工作；執行完 Boot0 程序后進(jìn)入 boot 階段。
• 從外部存儲介質(zhì)中讀取下一階段需要的軟件代碼，啟動(dòng)操作系統，并對系統資源和外設進(jìn)行管理。
• 操作系統啟動(dòng)之后，根據產(chǎn)品不同需求加載相關(guān)啟動(dòng)，比如 USB、音頻、WIFI、顯示、藍牙等模塊，最終完成開(kāi)機啟動(dòng)，進(jìn)入普通操作界面。
• 系統支持 watchdog 應用監視系統的運行，當程序跑飛或者發(fā)生死循環(huán)時(shí)，watchdog模塊會(huì )發(fā)出一個(gè)復位信號，使 SOC復位，軟件系統重新啟動(dòng)。

R128硬件系統組成如下表：

CPU小系統

R128 CPU小系統包括時(shí)鐘系統，系統配置 PIN、復位系統和 Debug 部分。

時(shí)鐘系統信號PIN說(shuō)明

R128 硬件系統包含 DCXO 40M/RTC 32.768K 兩個(gè)時(shí)鐘，對應時(shí)鐘信號說(shuō)明如表所示。

RTC 32.768K時(shí)鐘可以從內部 RC振蕩電路產(chǎn)生，可不使用外部 32K晶振。

小系統配置說(shuō)明

R128小系統配置 PIN說(shuō)明如表所示。

• RESET和 CHIP-PWD均可實(shí)現系統復位功能，但 CHIP-PWD包含 R128內部 PMU掉電控制功能，可讓R128實(shí)現上電復位功能。
• RESET/CHIP-PWD信號上接下地電容默認為 1nF，用于濾波和增強 ESD 防護能力
• 為避免 SOC啟動(dòng)時(shí)誤進(jìn)入升級狀態(tài)，PA1/FEL0和 PA2/FEL1 不能同時(shí)接下拉電阻。

主晶振電路

• R128 DCXO模塊推薦使用 40M 晶振以獲得更好的射頻性能。
• 晶振選型參考如下:
• R128集成 WIFI/BT功能，為獲得更好的射頻性能，建議晶振選型頻率容限與頻率穩定性均≤ 10ppm
• 晶體負載電容指標 CL，建議 CL≥10pF。CL過(guò)小會(huì )導致晶體溫飄過(guò)大
• 晶體驅動(dòng)能力 DL，建議典型值 100uW，最大不超過(guò) 200uW。取值過(guò)小會(huì )影響晶體壽命。
• 外掛匹配電容大小根據晶振規格和 PCB而定，要求匹配電容+板級雜散電容總值等于晶振規格要求的負載電容大小。
• 串接電阻需要預留位置，便于調試振蕩幅度處理 EMI 問(wèn)題。

晶振參數不得隨意更改，需保證晶體自身負載電容、外掛匹配電容、PCB走線(xiàn)負載電容三者匹配。

32.768K時(shí)鐘電路

• 支持內部 RCOSC時(shí)鐘，支持 HOSC校準，滿(mǎn)足 32.768K時(shí)鐘輸出。
• 外掛 32.768K 晶振時(shí)，外掛匹配電容大小根據晶振規格和 PCB而定，要求匹配電容+板級雜散電容總值等于晶振規格要求的負載電容大小。
• LXTAL_IN/LXTAL_OUT 之間并接的電阻，必須保留，用于對頻率微調。

晶振參數不得隨意更改，需保證晶體自身負載電容、外掛匹配電容、PCB走線(xiàn)負載電容三者匹配。

復位電路設計

R128可以選擇使用外部復位 IC提供復位信號，也可以使用內部復位源。

• 內部上電復位觸發(fā)門(mén)檻：VBAT爬升至約 2.4V；
• 內部下電復位觸發(fā)門(mén)檻：VBAT跌落至 3.0V/2.9V/2.8V/2.7V/2.6V/2.5V(軟件可配置)，詳見(jiàn) R128用戶(hù)手冊；
• 使用外部復位 IC 復位，時(shí)長(cháng)不得低于 64ms；
• RESET Pin放置 1nF電容。

DEBUG電路設計

R128支持 USB（OTG）、UART、JTAG與 SWD 等多種調試方式，客戶(hù)可根據需要選擇合適的調試方式，建議在設計時(shí)對相應的調試接口預留測試點(diǎn)方便后續調試驗證。

電源系統設計

SOC端電源質(zhì)量要求

R128集成 PMU，外部?jì)H需提供 VBAT 電源即可滿(mǎn)足 R128 電源應用需求，其他電源由內部 PMU 產(chǎn)生。

SOC端電源電容設計

R128 SOC端各電源要求濾波電容容值如下：

• VDD_LX管腳建議預留放置 1個(gè) 2.2uF電容；
• VDD_SENSE管腳建議放置 1個(gè) 4.7uF電容；
• VDD_CLK、VDD18_ANA1、VDD18_TX1、VDD18_ANA2、VDD18_TX2電源 pin建議各放置 1個(gè) 100nF電容，靠近管腳放置；

• VDD_DSP建議放置 1個(gè) 1uF電容，靠近管腳放置；
• VDD_RTC建議放置 1個(gè) 1uF電容，靠近管腳放置；
• VDD_SYS1、VDD_SYS2建議各放置 1 個(gè) 1uF電容，靠近管腳放置；
• VDD_AON建議放置 1個(gè) 1uF電容，VDD12_PSM 建議放置 1 個(gè) 100nF 電容，靠近管腳放置；
• VDD_3V3建議放置 1個(gè) 1uF電容， VDD33_LB1、VDD33_LB2 建議各放置 1 個(gè) 100nF 電容，靠近管腳放置；
• VDD_IO1、VDD_IO2、VDD_IO_5VTOL建議各放置 1 個(gè) 100nF 電容，靠近管腳放置；

• AVDD電源與 AGND之間至少 1個(gè) 2.2uF電容，靠近引腳放置。

上電時(shí)序設計

R128各模塊供電采用內部 PMU，其上電時(shí)序如圖所示，時(shí)序描述如下：

• VBAT為 SOC外部電源輸入，其上電至 2.4V附近觸發(fā)內部 POR復位；
• 完成 POR 復位后，PMU各路 DCDC、LDO按照下圖所示時(shí)序進(jìn)行上電；

當使用外部 DCDC 或 LDO為 R128 的 VDD_IO1、VDD_IO2和 VDD_IO_5VTOL進(jìn)行供電時(shí)，為避免電源從 IO漏電導致 SOC啟動(dòng)失敗，建議使用 EXT_LDO（pin VDD_3V3）對外部 DCDC或 LDO 進(jìn)行時(shí)序控制。

下電時(shí)序設計

R128下電時(shí)序如圖所示，時(shí)序描述如下：

• R128內部集成掉電復位功能，通過(guò)檢測 VBAT電壓觸發(fā)復位，可軟件使能掉電復位功能和配置門(mén)檻電壓，詳見(jiàn) R128 用戶(hù)手冊描述；
• 復位信號拉低后，DXCO、RCOSC停止振蕩，各路 DCDC、LDO停止輸出。

PSRAM 電路設計

R128內置 PSRAM，無(wú)需外部電路，只需滿(mǎn)足 R128 電源設計要求即可。

Flash 電路設計

R128支持合封 SPI Nor FLSAH，支持外掛 SPI Nand/Nor、eMMC，設計說(shuō)明如下：

• 使用合封 SPI Nor FLASH 時(shí)，VDD-IO1必須使用 3.3V電源；
• 使用外掛 SPI Nand/Nor、eMMC 器件時(shí)，可選擇從 PA24-PA29、PB4-PB7&PB14/15、PA2-PA7 三個(gè)地方啟動(dòng)；
• 啟動(dòng)介質(zhì)選擇支持 Try 與 eFuse Select 兩種方式；
• Try 方式啟動(dòng)順序為 SDC0->SPI NOR->SPI NAND->EMMC，該模式僅支持輪詢(xún) PA 口的啟動(dòng)介質(zhì)
• eFuse Select方式啟動(dòng)順序由 eFuse決定，具體啟動(dòng)順序及燒碼值可定制

SPI NOR/NAND 參考設計

GPIO 電路設計

R128 有PA/PB 2 組GPIO,GPIO 邏輯電平與供電電壓有關(guān)。

• 未使用的GPIO 優(yōu)先建議接地或者Floating，軟件設定為disabled 狀態(tài)；
• IO 上拉電阻上拉電壓選擇IO 所在電源域。

LED電路設計

R128集成 LEDC功能，可以直接驅動(dòng)集成式 LED。

集成式 LED一般供電范圍是 3.5～5.3V，Vih必須大于 0.7*VDD，如 WS2812C。當 VDD為 5V供電時(shí)，Vih必須大于 3.5V，已超出 SOC IO輸出電壓范圍。解決方案：

• 5V供電串聯(lián) 1N4148二極管，降低 VDD電壓，理論 VDD電壓為 4.3V，此時(shí) Vih 大于 3V 即可；
• 市場(chǎng)已有 5V 供電且支持 3.3V邏輯控制的集成式 LED，如 WS2128B-V4/V5。

USB電路設計

R128 USB接口具有 HOST和 OTG功能，在產(chǎn)品功能定義上需要注意區別。

• 若使用 Micro USB 供電，建議在 VBUS上放置限流和防倒灌 IC、TVS 保護器件；
• USB-ID 信號為 OTG 檢測信號，上拉電壓選擇 USB-ID Pin所在電源域；
• USB-ID 信號到 SOC端的 GPIO 串接 1K~1.5K電阻提升 ESD性能；
• 建議在 VBUS 上放置穩壓管和 TVS保護器件；
• D+/D-信號線(xiàn)為高速信號線(xiàn)，并接的 TVS 要求低容值，否則影響數據傳輸，以小于 4pF 為宜；串接預留 5 電阻。

SD Card 電路設計

• SDC0-CLK串接 33R電阻，靠近 SoC擺放；
• SDC0-CMD和 SDC0-DET Pin芯片內部集成 15K上拉電阻，外部 10K上拉默認 NC；
• SDC0-DET串接 1K電阻，減緩信號下沖和提供 IO ESD能力；
• 靠近 SD 卡座，每個(gè)信號 Pin放置 ESD器件。
• SD卡座電源 VDD預留串聯(lián) 0R電阻，防止卡插入時(shí)，瞬間大電流燒卡。

音頻電路設計

• 3個(gè) ADC，可支持 3 個(gè)差分 MIC 輸入；
• 2個(gè) DAC，R128-S1/S2可支持差分立體聲輸出，R128-S3可支持單聲道差分音頻輸出；
• 支持 1 套 I2S/PCM 接口，支持 TDM模式，支持主從模式；
• 支持 OWA 輸出，兼容 SPDIF 協(xié)議；
• 支持 DMIC 8 聲道輸入。

音頻設計建議如下：

• AVDD對地電容為 2.2uF；VRA1對地電容為 470nF；VRA2對地電容為 470nF；MBIAS對地電容為 2.2uF；
• AVDD/VRA1/VRA2的 AGND通過(guò) 0R電阻單點(diǎn)到 GND；

• MIC1-3建議組合成 2MIC+1AEC 電路；

MIC和 AEC參考設計如圖所示。AEC 回路電阻電容參數與功放輸出幅度和算法公司要求有關(guān)，參數以實(shí)際開(kāi)發(fā)環(huán)境為準。

ADC電路設計

支持 1 路 GPADC 接口，12bit采樣分辨率，9bit采樣精度，單通道最高采樣率為 1MHz，最大支持 8 通道，可以用作按鍵功能或采集電池電壓使用。

• GPADC 量程范圍為 0～2.5V，應用時(shí)建議使用 0.2～2.3V作為輸入檢測電平；
• 按鍵按鍵分壓電阻，請使用推薦的阻值，如 5 個(gè)按鍵以下，推薦使用 1%精度電阻。添加按鍵時(shí)保證按鍵按下后，ADC網(wǎng)絡(luò )電壓范圍為 0~1.08V，最小間隔大于 200mV。

LCD電路接口

R128 支持一路 RGB屏接口和一路 SPI屏接口。其中 RGB屏接口可支持并行 RGB666 模式（1024x768@60fps）、串行 RGB模式（800x480@60fps）和 i8080模式（800x480@60fps），各種模式下管腳功能描述如下表。

SPI屏支持以下幾種模式：

DBI接口與SPI1復用關(guān)系

CSI電路接口

射頻端口設計

射頻輸出端口（ANT pin）無(wú)需匹配電路，但可預留天線(xiàn) PI 型匹配電路。如上圖所示。為了方便天線(xiàn)PI型匹配電路調試，需在射頻輸出端口與天線(xiàn)間預留 0Ω電阻 WR1。如圖所示。

因 R128 芯片射頻前端已設計濾波器用于射頻認證時(shí)濾除諧波雜散，因此，硬件方案端只需要預留一個(gè)PI型匹配電路用于匹配天線(xiàn)，無(wú)需額外多預留一個(gè) PI型濾波網(wǎng)絡(luò )用于濾除諧波雜散。

原理圖設計其他

• I2C/TWI 最大支持 400Kbit/s 的傳輸速率，總線(xiàn)上加上拉電阻，推薦值為 2.0K~4.7K，上拉電源為對應 GPIO電源域，各設備地址不得有沖突；
• GPIO分配時(shí)，請確保電平相匹配，上拉的電壓域必須為此 GPIO的電源域，以防外設向 SOC漏電情況發(fā)生；
• 串口調試電路 TX/RX 信號要加防倒灌電/隔離保護電路?？梢赃x擇 MOS管或二極管方案，二極管方案必須選擇肖特基二極管。加工生產(chǎn)時(shí)為節約成本，MOS管和二極管隔離保護電路可以 NC，但板級至少要串接 100Ω電阻。

PCB設計

疊層設計

R128采用兩層板或四層板設計。

2層板設計參考

4層板設計參考

SoC Fanout

R128封裝采用 8x8mm QFN設計，0.35mm ball pitch，0.17mm ball size，可支持 2 層板方案與 4 層板方案。

兩層板 Fanout 建議

• 盡量保證 SOC 背面 GND 完整；

四層板 Fanout 建議

小系統 Layout 設計建議

時(shí)鐘系統Layout設計

R128 40Mhz 時(shí)鐘建議 Layout 采用以下原則：

• 晶振盡量靠近 IC 擺放，使 HXTAL-OUT/HXTAL-IN 走線(xiàn)長(cháng)度小于 400mil，減少 PCB走線(xiàn)寄生電容，保證晶振頻偏精度；
• 晶體必須和 SOC放置同一面。避免換層過(guò)孔，增加雜散電容而引起頻率偏移；
• 晶振的匹配電容必須靠近晶振管腳擺放；
• 晶振及其走線(xiàn)區域的外圍和相鄰層，用 GND屏蔽保護，禁止其它走線(xiàn)；
• 晶體下方不允許走線(xiàn)，內層或另一面無(wú)法避開(kāi)時(shí)不能與時(shí)鐘線(xiàn)平行走線(xiàn)。

復位和系統配置Pin Layout 設計

復位和系統配置PIN 建議Layout 采用以下原則：

• SOC 復位信號上拉電阻靠近SOC，復位信號兩邊包地，對地1nF 電容靠近SOC 放置，提高ESD 性能；

SOC 電源Layout 設計

SOC 端電源建議Layout 采用以下原則：

• 每1A 電流對應40mil 線(xiàn)寬（銅厚1oz），電源換層盡量多打Via 孔，保證連接性;

SPI FLASH Layout 設計

• SPI FLASH應靠近主控擺放，走線(xiàn)長(cháng)度≤2000mil；
• 走線(xiàn)間距≥2倍線(xiàn)寬，CLK 單獨包地處理；
• CLK信號串接電阻靠近主控擺放，串阻與主控連接走線(xiàn)距離≤300mil；
• DATA信號串接電阻為兼顧讀寫(xiě)方向信號匹配，建議靠近鏈路中間放置。

EMMC Layout 設計

• EMMC與主控間走線(xiàn)長(cháng)度≤2000mil；線(xiàn)間距≥2W；D0D3、DS 相對 CLK等長(cháng)控制+/-300mil 以?xún)?；?D0D3 上使用過(guò)孔的數量盡量相同；
• 除 Reset 外，保證所有信號線(xiàn)控制阻抗 50? ；
• 電源走線(xiàn)線(xiàn)寬不小于 12mil；
• CLK和 DS 信號盡量包地處理，包地通過(guò)過(guò)孔與 GND 平面連接。如果不能包地,則保持線(xiàn)間距≥3倍線(xiàn)寬，所有信號避開(kāi)高頻信號；
• VCCQ, VCC, VDDi的所有去耦電容均靠近 eMMC擺放；
• CLK信號串接電阻靠近主控擺放，串阻與主控 CLK連接走線(xiàn)距離≤300mil；
• DS信號下拉電阻靠近 eMMC擺放。下拉電阻引入樁線(xiàn)長(cháng)度≤200mil；

請注意：

1. eMMC NC/RFU等保留引腳都懸空，不可為了走線(xiàn)方便將這些信號與電源、地、或其他 eMMC信號連接在一起。如果確實(shí)走線(xiàn)有困難，可適當修改 eMMC PCB 封裝，去掉一些 NC/RFU 的 ball。
2. 如果期望eMMC運行在較高頻率，則建議只使用eMMC，保證主控IO與eMMC點(diǎn)對點(diǎn)連接。如果NAND/eMMC雙 Layout時(shí)，走線(xiàn)采用菊花鏈方式，將 eMMC 作為走線(xiàn)的終點(diǎn)，盡量減少分叉線(xiàn)長(cháng)度

SDIO Layout 設計

SDIO 建議 Layout 采用以下原則：

• CLK串接電阻靠近主控擺放；
• D0~D3相對 CLK等長(cháng)控制<500mil；
• 走線(xiàn)盡量避開(kāi)高頻信號，信號線(xiàn)走線(xiàn)參考平面完整；
• 2層板設計時(shí)，CLK信號走線(xiàn)要求包地處理。

USB Layout 設計

USB建議 Layout 采用以下原則：

• 阻抗要求：差分 90ohm
• 等長(cháng)需求：差分對內長(cháng)度差 50mil內，總長(cháng)度控制在 4000mil以?xún)龋?/li>
• USB-5V 按照電流要求走線(xiàn)；
• USB-DM/USB-DP走線(xiàn)的過(guò)孔不超過(guò) 2個(gè)；
• USB-DM/USB-DP建議與其它信號的間距大于 10mil，保證 USB信號參考平面完整，避免走線(xiàn)走在器件下面或者與其他信號交叉；
• TVS器件需要靠近 USB座子擺放；
• USB座子金屬外殼接地管腳 TOP面建議全鋪接地。

音頻 Layout 設計

SOC端音頻部分建議 Layout 采用以下原則：

• AVCC/HPVCC/VRA1/VRA2/AGND接地電容、電阻依次靠近主控擺放；
• PCB走線(xiàn) AVCC、VRA1、VRA2線(xiàn)寬≥10 mil；線(xiàn)長(cháng)≤300mil，遠離高速干擾信號；
• AGND走線(xiàn)線(xiàn)寬盡量大，空間允許情況下增加大片覆銅，若耳機座遠離 SOC，建議 AGND 分別在 SOC端和耳機座端放置 0 ohm電阻到地，連接到 GND平面的過(guò)孔≥2個(gè)。

MIC 建議 Layout 采用以下原則：

• ESD 器件必須靠近 MIC 擺放，從 MIC 引出來(lái)的走線(xiàn)必須先經(jīng)過(guò) ESD器件，在連接其他器件；
• MICxP、MICxN，類(lèi)差分走線(xiàn)，線(xiàn)寬 4mil，線(xiàn)距 4mil，包地。如果 MIC的濾波電容接地點(diǎn)是 EARCOM，則用 EARCOM 包地；

LCD Layout 設計

RGB建議 Layout 采用以下原則：

• RGB、行場(chǎng)同步、DE等信號參考時(shí)鐘做等長(cháng)處理≤500mil；
• 時(shí)鐘信號包地，串電阻靠近主控；

CSI Layout 設計

CSI建議 Layout 采用以下原則：

• PCLK的對地電容靠近主控，串聯(lián)電阻靠近模組；
• MCLK的對地電容靠近模組，串聯(lián)電阻靠近主控；
• PCLK/MCLK信號包地處理，如空間受限，需保持該信號線(xiàn)在間距≤15mil 空間內無(wú)其他走線(xiàn)，盡量與 DATA 線(xiàn)拉開(kāi)距離；
• 連接時(shí)保證較少的換層（MCLK、PCLK換層過(guò)孔≤2 個(gè)）；
• 走線(xiàn)間距大于 2 倍線(xiàn)寬；
• CSI接口走線(xiàn)長(cháng)度要求控制在 4000mil以?xún)龋?/li>
• DATA、HSYNC、VSYNC 參考 PCLK做 500mil的組內等長(cháng)，PCLK盡量不要因為追求等長(cháng)而走蛇形線(xiàn)；
• PCLK包地需延長(cháng)到 sensor和 IC近端。PCLK 兩邊不要出現 CSI_DATA 線(xiàn)，遠離高速翻轉的信號線(xiàn)，或用地線(xiàn)隔離。如果 PCLK 和 DATA的 BALL相鄰，則 PCLK和 DATA在出線(xiàn)時(shí)就往不同層走。

WIFI 和天線(xiàn) Layout 設計

WIFI 建議 Layout 采用以下原則：

• 射頻端口盡量靠近天線(xiàn)或天線(xiàn)接口，射頻走線(xiàn)遠離電源、LCD電路、攝像頭、馬達、HPOUT、USB等易產(chǎn)生干擾的模塊；
• 天線(xiàn)饋線(xiàn)阻抗控制 50ohm，為了增大線(xiàn)寬減少損耗，通常饋線(xiàn)相鄰層挖空，隔層參考參考平面需要是完整地，同層地距離天線(xiàn)饋線(xiàn)距離保持一致，兩邊多打地過(guò)孔；
• 射頻線(xiàn)需要圓滑走線(xiàn)，不能換層，并進(jìn)行包地處理，兩邊均勻的打地過(guò)孔，射頻線(xiàn)需要遠離時(shí)鐘線(xiàn)的干擾；
• 合理布局天線(xiàn)饋線(xiàn)的匹配電容電阻，使饋線(xiàn)平滑，最短，無(wú)分支，無(wú)過(guò)孔，少拐角，避免阻抗突變；
• 如使用 PCB走線(xiàn)作天線(xiàn)，請確保天線(xiàn)走線(xiàn)附近區域完全凈空，凈空區大于 50mm2，天線(xiàn)本體至少距周?chē)慕饘?1cm以上；

熱設計

熱工作條件

• 熱設計的最主要目的是確保電子設備中元器件的工作溫度低于其最大的許可溫度。
• 元器件的最大許可溫度根據可靠性要求及失效率確定。對于半導體器件和集成電路，主要是控制結溫 Tj，熱設計要保證 Tj≤0.9*Tjmax，其中 Tjmax 是器件的最大許可結溫。
• 對于 R128而言，其 Tjmax=125℃，設計應保證 Tj 應小于 112℃。

散熱設計參考

布局布線(xiàn)的熱設計原則

• 大功耗器件盡量靠近 PCB板上的大面積地層銅箔，借助銅箔散熱；QFN芯片的中間 EPAD是專(zhuān)門(mén)設計來(lái)散熱的，因此一定要接到地層上；
• PCB 板上功耗大的器件，放在出風(fēng)口附近；熱敏感器件，放在進(jìn)風(fēng)口附近；不要將發(fā)熱器件相互靠得太近，更不要將高的元器件擋在功耗大的器件前面；對于功率密度高的器件，建議不要靠壓在PCB 的銅箔上散熱，而要立起來(lái)，用散熱器散熱，功耗大的器件立起來(lái)自然散熱時(shí)，建議將面積大的散熱面與空氣流動(dòng)方向平行；
• PCB板上的元器件加散熱器時(shí)，要注意使散熱器的肋片方向與氣流方向平行，對于確實(shí)無(wú)法保證這點(diǎn)的，可以使用對氣流方向不敏感的指型散熱器；
• 對模塊內部不能夠吹到風(fēng)的 PCB 板，在布置元器件時(shí)，元器件與元器件之間，元器件與結構件之間應保持一定距離，以利空氣流動(dòng)，增強對流換熱。
• 在 PCB上布置各種元器件時(shí)，應將功率大、發(fā)熱量大的元器件放在 PCB邊沿和頂部(重力 top面)，以利于散熱；
• 應將不耐熱的元件(如電解電容)放在靠近進(jìn)風(fēng)口的位置，而將本身發(fā)熱而又耐熱的元件(如電阻，變壓器等)放在靠近出風(fēng)口的位置；
• 在 PCB上布置各種元器件時(shí)，應將功率大、發(fā)熱量大的元器件放在出風(fēng)口的位置；
• 對熱敏感元件，在結構上應采用“熱屏蔽”方法解決：
• 盡可能將熱通路直接連接到熱沉；
• 減少高溫與低溫元器件之間的輻射耦合，加熱屏蔽板，形成熱區和冷區；
• 盡量降低空氣的溫度梯度；
• 將高溫元器件安裝在內表面高黑度，外表面低黑度的機殼中。
• 要保證印制線(xiàn)的載流容量，印制線(xiàn)的寬度必須適于電流的傳導，不能引起超過(guò)允許的溫升和壓降。
• 較大的焊盤(pán)及大面積銅皮對管腳的散熱十分有利，但在過(guò)波峰焊或回流焊時(shí)由于銅皮散熱太快，容易造成焊接不良，必須進(jìn)行隔熱設計，如 GND 花接等，常見(jiàn)的隔熱設計方法如圖所示。

散熱器選擇原則

• 選擇合適的散熱器，不僅與散熱器的大小有關(guān)，而且和地域、環(huán)境、溫度（季節）、通風(fēng)條件及安裝密度，模塊工作電流大小等因素有關(guān)。
• 接觸面：要求發(fā)熱件與散熱器要有良好接觸，盡可能降低接觸熱阻，所以最好有大的接觸面，接觸面還需要有較高的光潔度，為了彌補因接觸面的粗糙而導致的貼合不良，可以在中間涂抹導熱脂，可以有效降低接觸熱阻；
• 導熱材料：銅、鋁都有較好的導熱性能，銅的導熱系數雖然優(yōu)于鋁，但銅有密度太高、價(jià)格貴的缺點(diǎn)，所以實(shí)際應用中鋁材是應用最多；
• 固定方式：這個(gè)也是比較重要的一環(huán)，如果不能把發(fā)熱件與散熱片良好接觸，也是無(wú)法有效把熱量傳導到散熱器上的，應用中有直接用螺絲釘緊固的，也有用彈簧片壓固的，可以根據需要選擇設計；
• 形狀：包括頁(yè)片與基材的形狀尺寸，要有盡可能加大散熱表面積，這樣散熱片的熱量才能快速與周?chē)諝鈱α?，比如說(shuō)增加頁(yè)片數目，在頁(yè)片上做波浪紋都是好辦法；基材要厚一些比較好，長(cháng)而薄的散熱片效率很差，在遠端基本上是不起作用的了自然對流：發(fā)熱器件或者散熱片的熱量可以是依靠；
• 自然對流散熱：在使用功率器件時(shí)最重要的是如何使其產(chǎn)生的熱量有效地散發(fā)出去，以獲得高可靠性。散熱的最一般方法是把器件安裝在散熱器上，散熱板將熱量輻射到周?chē)目諝庵腥?，以及通過(guò)自然對流來(lái)散發(fā)熱量。

器件安裝的原則

• 元器件的安裝應盡量減少元器件殼與散熱器表面間的熱阻，即接觸熱阻；
• 為盡量減小傳導熱阻，應采用短通路，即盡可能避免采用導熱板或散熱塊把元器件的熱量引到散熱器表面，而元器件直接貼在散熱器表面則是最經(jīng)濟、最可靠、最有效的散熱措施；
• 為了改善器件與散熱器接觸面的狀況，應在接觸面涂導熱介質(zhì)，常用的導熱介質(zhì)有導熱脂、導熱膠、導熱硅油、熱絕緣膠等；
• 對器件須與散熱器絕緣的情況，采用的絕緣材料應同時(shí)具有良好的導熱性能，且能夠承受一定的壓力而不被刺穿；
• 把器件裝配在散熱器上時(shí)，應控制安裝壓力或力矩進(jìn)行裝配，壓力不足會(huì )使接觸熱阻增加，壓力過(guò)大會(huì )損壞器件；
• 將大功率混合微型電路芯片安裝在比芯片面積大的散熱片上；
• 對于多層印制線(xiàn)路板，應利用電鍍通孔來(lái)減少通過(guò)線(xiàn)路板的傳導熱電阻。這些小孔就是熱通路或稱(chēng)熱道；
• 當利用接觸界面導熱時(shí)，采用下列措施使接觸熱阻減到最小。
• 盡可能增大接觸面積；
• 確保接觸表面平滑；
• 利用軟材料接觸；
• 扭緊所有螺栓以加大接觸壓力(注意不應殘留過(guò)大應力)；
• 利用合理的緊固件設計來(lái)保證接觸壓力均勻。

功耗管理參考建議

• 提高電源轉換效率，對于小型化的產(chǎn)品或者對熱設計要求較高的產(chǎn)品，電路設計時(shí)推薦采用 DCDC代替 LDO 供電，盡量少用高壓差的 LDO；
• 軟件優(yōu)化場(chǎng)景功耗，不使用的內部模塊或者外設，可以通過(guò)軟件關(guān)閉相應模塊的供電；
• 軟件根據應用場(chǎng)景和 VF表實(shí)時(shí)選擇合適的 CPU工作電壓，以降低芯片功耗；
• 實(shí)時(shí)監控芯片內部溫度 Sensor，限定芯片最高工作溫度，保護芯片。

EMC設計

ESD設計

原理圖 ESD設計建議參考如下：

• 系統掛死與 IO的抗 ESD能力有關(guān)，提高各接口輸入 PIN的 ESD 能力有助于提高系統 ESD，如USB-ID/CARD-DET檢測 PIN到 SOC端串接電阻提高 ESD性能；
• 各接口均要根據接口類(lèi)型在電源和信號上預留合適的 ESD保護器件；
• Reset信號建議增加 1nF電容接地，電容靠近主控擺放 ；電容接地端需用過(guò)孔加強連接；Reset走線(xiàn)需要全程用 GND走線(xiàn)保護；
• 對于模組上的 reset 信號，需在模組上靠近芯片管腳的位置增加 1~100nF 電容接地；
• 關(guān)鍵敏感電源采用 LC 濾波設計。

PCB ESD設計建議參考如下：

• PCB層疊設計必須保證比較完整的 GND平面，所有的 ESD泄放路徑直接通過(guò)過(guò)孔連接到這個(gè)完整的GND平面；其他層盡可能多的鋪 GND。
• POWER平面要比 GND平面內縮不少于 3H（H指 POWER平面相對 GND平面的高度）。
• 在 PCB四周增加地保護環(huán)。
• 關(guān)鍵信號（RESET/Clock等）與板邊距離不小于 5mm，同時(shí)必須與走線(xiàn)層的板邊 GND銅皮距離不小于 10mils。
• CPU/晶振等 ESD敏感的關(guān)鍵器件，離外部金屬接口的距離不小于 20mm，如果小于 20mm，建議預留金屬屏蔽罩，并且距離其他板邊不小于 5mm。
• 關(guān)鍵信號（RESET/Clock等）盡量避免與外部接口信號或經(jīng)過(guò) IO附近的走線(xiàn)相鄰并行走線(xiàn)；如果不可避免，相鄰并行的走線(xiàn)長(cháng)度不超過(guò) 100mils；IO保護地下方盡量不要走線(xiàn)，在必須走線(xiàn)的情況下建議走內層。
• 無(wú)論外部接口信號還是內部信號，走線(xiàn)必須避免多余的樁線(xiàn)。
• 必須保證外部連接器金屬外殼接地良好，在板邊直接通過(guò)過(guò)孔連接 GND平面，每個(gè) GND焊盤(pán)與 GND平面之間的連接過(guò)孔不少于 3 個(gè)。
• 對于部分 ESD 整改難度較大的 IO，可將 IO GND獨立出來(lái)，與主 GND 用磁珠連接以防止靜電能量進(jìn)入主 GND（需在信號質(zhì)量可接受的范圍內）。
• 外部接口信號必須連接外部 ESD 器件，進(jìn)行 ESD保護。如下圖所示，外部接口信號 ESD 器件放置位置盡可能靠近外部連接器，與連接器間避免過(guò)孔；ESD器件接地端直接通過(guò)過(guò)孔連接到 GND平面，而且過(guò)孔數量不少于 3 個(gè)；從外部接口進(jìn)來(lái)，必須最先看到 ESD器件；ESD器件的信號端與外部信號端必須盡可能短，盡可能寬，建議直接搭接在信號走線(xiàn)上。

軟件 ESD 設計建議參考如下：

• 把不用的 IO 口設置為低電平；
• 加看門(mén)狗，對保護的目標狀態(tài)位進(jìn)行檢測。

結構 ESD 設計建議參考如下：

• 建議在 PCB板雙面四周均勻留出多個(gè)不小于 25mm2 的 GND裸露銅皮（此銅皮直接通過(guò)過(guò)孔與 GND平面相連），并通過(guò)導電棉與金屬平面相連接；
• 把端口的地與金屬殼相連接而加大 ESD的泄放空間。
• 如果結構允許，建議增加屏蔽罩，對關(guān)鍵電路進(jìn)行屏蔽，同時(shí)必須保證屏蔽罩的各邊良好接地；
• （避免屏蔽罩電荷積累，對內部信號放電）；
• 螺絲釘要避免伸入機構成為天線(xiàn)；
• 塑膠內層噴導電漆屏蔽。

EMI設計

產(chǎn)品設計設計當初，應了解硬件系統有哪些時(shí)鐘信號，對這些信號加以防護，以提高產(chǎn)品 EMI性能，減少后續 DEBUG 成本。

R128 各模塊主時(shí)鐘頻率如表所示。

EMI設計建議參考如下：

• 各接口按照各模塊原理圖和 PCB 設計要求進(jìn)行。
• 多層板設計時(shí)，硬件系統上高速時(shí)鐘線(xiàn)建議走內層；且較高速的單端的時(shí)鐘線(xiàn)上均要預留 RC濾波電路，抑制高頻分量，對于各模塊時(shí)鐘線(xiàn)進(jìn)行包地處理。
• 差分對信號進(jìn)行按照差分對要求走線(xiàn)，若無(wú)空間，需要滿(mǎn)足 3W 原則。
• 排線(xiàn)座子合理布局，排線(xiàn)下方盡量不要有元器件和 PCB 走線(xiàn)；
• 若受結構限制，排線(xiàn)必須拉得很長(cháng)，則建議排線(xiàn)座子信號線(xiàn)采用兩兩包地方式，排線(xiàn)必要時(shí)要采用帶屏蔽線(xiàn)。
• PCB 背面預留一些空白地位置，使用導電泡棉與機殼金屬接觸，改善地回路；
• 喇叭線(xiàn)采用雙絞線(xiàn)。

Checklist

原理圖設計Checklist

PCB設計 Checklist

審核編輯 黃宇