<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何輕松搞定高性能Multi-Die系統?

新思科技 ? 來源:新思科技 ? 2023-12-19 17:24 ? 次閱讀

2D芯片設計中通常為二階或三階的效應,在Multi-Die系統中升級為主要效應??紤]到此類復雜架構中存在許多相互依賴關系,上述現象并不奇怪。例如,一個裸片的散熱可能會影響其旁邊組件乃至整個系統的性能。此外,由于散熱變得更加困難,3D設計中的熱和功率傳輸問題會更加嚴重。類似地,來自一個小芯片的信號完整性問題(串擾和電磁干擾等)可能會影響整個系統。諸如此類的大量多物理場效應會妨礙Multi-Die系統的性能。

從單片式SoC轉變到Multi-Die系統,需要考慮許多新的因素。在Multi-Die這個新領域,開發者無法將封裝或單個裸片在整個系統中分開看待。為了獲得理想的系統并加速流程收斂,從技術到裸片和封裝,都必須著眼于整個系統,而且要在緊密集成的多目標分析的指導下進行協同優化。我們將這種密切配合的方法稱為系統技術協同優化(STCO)。

STCO最好從構思系統之初就開始進行。從可行性研究和架構規劃,到實現和簽核,將多物理場效應考慮在內的裸片/封裝全面協同設計方法對于設計成功至關重要。我們將在下文中進一步介紹協同設計和協同優化的重要性。

多個裸片的集成會形成相互依賴關系

為了滿足高性能計算(HPC)和人工智能AI)等工作負載密集型應用對性能、功耗和面積(PPA)的要求,市場對Multi-Die系統的需求日益增長。Multi-Die系統在單個封裝中集成了多個包含不同類型電路的裸片,這是一種加速系統功能擴展的有效方法。有了關鍵性能指標(KPI),開發者就可以相應地規劃具體的系統和組件。

單片式SoC中雖然也存在多物理場效應,但通??梢灶A先建模和分析,并通過設計調整來解決。而對于Multi-Die系統,這些效應不加以解決的話,會對整個系統造成更大的損害。

例如:

由于眾多裸片通過Die-to-Die接口相互通信,系統變得更容易受到電磁干擾(EMI)和串擾等信號完整性問題的影響

散熱問題上升為最主要的問題,因為系統中的所有裸片以及它們之間的互連都可能會積聚熱量,從而影響系統的性能和/或時序

系統配電網絡一方面要減輕EMI等影響,另一方面要提供整個芯片系統所需的電力,因此其魯棒性至關重要

芯片制造、組裝和封裝產生的機械應力會影響系統的電氣性能

系統各個裸片的工藝變化會影響系統性能

為了解決這些效應和影響,開發者必須在Multi-Die系統的背景下進行系統分析,檢查所有物理方面和相互作用,以驗證和優化系統。從電氣和熱效應到結構力學,多種屬性必須一起進行仿真,以識別系統層面的電源和信號完整性影響。為此,需要用到統一的STCO解決方案,以提供全面的設計收斂,使每立方毫米的PPA達到最優水平。

盡早了解設計權衡

STCO開始于開發者設計規劃架構之初。在團隊確定系統的組件以及應當如何對所有組件進行分區時,團隊需要能夠進行假設分析以了解設計權衡。當轉向實現時,架構的粒度越細,設計收斂到簽核的過程就越順利。在早期設計階段,可獲得的信息有限;但是,系統原型設計有助于回答以下幾個問題:需要多少個裸片?裸片應該如何堆疊?系統中新舊節點混用有哪些利弊?配電網絡應該如何設計?可能會出現什么樣的散熱問題?當團隊得到一個滿足要求的架構時,便可從可行性研究中獲取輸出,并轉入系統規劃和原型構建。

新思科技Multi-Die系統解決方案為實現快速的2.5D和3D異構集成提供了一個綜合平臺以支持STCO方法,幫助回答上述的假設分析問題。該解決方案通過以下兩個關鍵組成部分解決多物理場效應:

新思科技3DIC Compiler Multi-Die/封裝協同設計和協同優化平臺,提供建模功能和相關數據點,可指導開發系統版圖規劃以實現目標PPA。3DIC Compiler基于新思科技數字設計系列的Fusion標準單數據模型構建,提供一個完整的架構到簽核平臺。

設計分析和簽核技術,解決靜態時序、信號完整性、電源完整性、散熱、寄生效應和電遷移/IR壓降問題。3DIC Compiler和新思科技簽核解決方案與Ansys RedHawk-SC電熱多物理場技術相集成,為2.5D/3D Multi-Die系統提供多物理場電源完整性、信號完整性、熱完整性和機械應力仿真與分析。

由于Multi-Die系統解決方案的各組成部分緊密集成,開發者可以及早發現并解決問題,實現更高的良率。不同的工具可以用于各個方面的分析,但如果這些工具銜接得不好,就可能會錯過重要的“危險信號”,導致開發者可能不得不在接近流片時才發現問題,此時再解決問題所花費的成本要高得多。新思科技不斷評估新出現的Multi-Die系統效應,并相應地增強旗下的解決方案。

總結

在Multi-Die系統中,開發者必須從系統的角度解決多物理場效應,設計和優化過程要考慮所有相互依賴關系。通過運用系統技術協同優化方法,并結合集成的可擴展協同設計、分析和簽核解決方案,開發者將能夠更高效地實現Multi-Die系統的PPA目標。





審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片設計
    +關注

    關注

    15

    文章

    932

    瀏覽量

    54460
  • 電磁干擾
    +關注

    關注

    36

    文章

    2122

    瀏覽量

    104891
  • 人工智能
    +關注

    關注

    1780

    文章

    44560

    瀏覽量

    231303
  • HPC
    HPC
    +關注

    關注

    0

    文章

    289

    瀏覽量

    23439

原文標題:多物理場效應不是事兒!如何輕松搞定高性能Multi-Die系統?

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    關于2024年Multi-Die系統設計的四個重要預測

    ChatGPT等應用作為生活中不可或缺的工具,需要海量數據才能維持正常運轉。
    的頭像 發表于 01-11 09:29 ?336次閱讀

    11個金律輕松搞定DCDC電源轉換電路設計

    搞嵌入式的工程師們往往把單片機、ARM、DSP、FPGA搞的得心應手,而一旦進行系統設計,到了給電源系統供電,雖然也能讓其精心設計的程序運行起來,但對于新手來說,有時可能效率低下,往往還有供電電流 不足或過大引起這樣那樣的問題,本文11個金律
    的頭像 發表于 01-02 10:51 ?821次閱讀
    11個金律<b class='flag-5'>輕松</b><b class='flag-5'>搞定</b>DCDC電源轉換電路設計

    數據中心CPU芯?;盎ヂ摲桨阜治?PART2

    隨著核心數量的增長和多die模式的流行,過去幾年中,各大計算芯片企業逐漸從Multi-Die模式轉向Central IO Die模式。以 IO Die 為代表的新興互聯技術正在打破芯片
    的頭像 發表于 12-20 18:51 ?1086次閱讀
    數據中心CPU芯?;盎ヂ摲桨阜治?PART2

    Multi-Die系統驗證很難嗎?Multi-Die系統驗證的三大挑戰

    在當今時代,摩爾定律帶來的收益正在不斷放緩,而Multi-Die系統提供了一種途徑,通過在單個封裝中集成多個異構裸片(小芯片),能夠為計算密集型應用降低功耗并提高性能。
    的頭像 發表于 12-12 17:19 ?759次閱讀

    學會這4招,輕松搞定開關電源EMI

    學會這4招,輕松搞定開關電源EMI
    的頭像 發表于 12-05 16:57 ?370次閱讀
    學會這4招,<b class='flag-5'>輕松</b><b class='flag-5'>搞定</b>開關電源EMI

    Multi-Die系統,掀起新一輪技術革命!

    利用Multi-Die系統能實現異構集成,并且利用較小Chiplet實現更高良率,更小的外形尺寸和緊湊的封裝,降低系統的功耗和成本。Ansys半導體產品研發主管Murat Becer指出:“3DIC正在經歷爆炸性增長,我們預計今
    的頭像 發表于 11-29 16:35 ?394次閱讀

    Chiplet需求飆升 為何chiplet產能無法迅速提高?

    制造2D和2.5D multi-die的技術已存在了近十年。然而,在Generative AI時代來臨之前,chiplet的需求一直萎靡不振
    的頭像 發表于 10-23 15:11 ?580次閱讀
    Chiplet需求飆升 為何chiplet產能無法迅速提高?

    降低112G以太網PHY IP集成風險的5種方法

    為了滿足人工智能(AI)、高性能計算(HPC)、電信、4K視頻流媒體等各種高帶寬、低延遲應用的需求,超大規模數據中心正在快速發展。此類應用依托新一代Multi-Die系統、AI加速器和機器學習(ML
    的頭像 發表于 10-18 13:59 ?424次閱讀
    降低112G以太網PHY IP集成風險的5種方法

    VCS:助力英偉達開啟Multi-Die系統仿真二倍速

    但是,Multi-Die系統開發本身也有挑戰,驗證方面尤其困難重重。驗證過程必須非常詳盡,才能發現嚴重錯誤并實現高性能設計。因此,2.5D或3D芯片技術對驗證過程的影響可能超乎人們的想象。
    的頭像 發表于 09-26 17:38 ?817次閱讀
    VCS:助力英偉達開啟<b class='flag-5'>Multi-Die</b><b class='flag-5'>系統</b>仿真二倍速

    如何成功實現Multi-Die系統的方法學和技術

    Multi-Die系統的基礎構建,亦是如此,全部都需要細致入微的架構規劃。 對于復雜的Multi-Die系統而言,從最初就將架構設計得盡可能正確尤為關鍵。
    的頭像 發表于 09-22 11:07 ?419次閱讀

    從基板到硅橋:EMIB如何提升集成電路的性能

    ——嵌入式多互連橋接(EMIB,Embedded Multi-die Interconnect Bridge)技術應運而生。
    的頭像 發表于 09-11 09:27 ?2149次閱讀
    從基板到硅橋:EMIB如何提升集成電路的<b class='flag-5'>性能</b>

    多芯片系統成功的關鍵:保證可測試性

    近年來,隨著摩爾定律的放緩,多芯片系統Multi-die)解決方案嶄露頭角,為芯片功能擴展提供了一條制造良率較高的路徑。
    的頭像 發表于 08-16 14:43 ?732次閱讀
    多芯片<b class='flag-5'>系統</b>成功的關鍵:保證可測試性

    SLM:守護高性能計算與數據中心SoC的每一步

    各個領域的計算結果,而云數據中心則是確保數字生活正常運行的基礎支柱。在當今時代,數據不僅在數量上遠超以往,還面臨著需要進行遠距離高速傳輸的挑戰。隨著芯片制程節點不斷微縮,逐漸逼近制造領域的極限,Multi-Die系統應運而
    的頭像 發表于 08-10 17:40 ?334次閱讀

    設計更簡單,運行更穩健,UCIe標準如何“拿捏”Multi-Die系統?

    如今,從數據中心到邊緣層,再到萬物智能網絡的深處,先進的Multi-Die系統實現了前所未有的性能水平。Multi-Die系統不是通用的單體
    的頭像 發表于 07-14 17:45 ?737次閱讀

    愛“拼”才會贏:Multi-Die如何引領后摩爾時代的創新?

    摩爾定律逼近極限,傳統的單片半導體器件已不再能夠滿足某些計算密集型、工作負載重的應用程序的性能或功能需求。如何進一步有效提高芯片性能同時把成本控制在設計公司可承受的范圍內,成為了半導體產業鏈一致的難題。 對此,新思科
    的頭像 發表于 06-12 17:45 ?271次閱讀
    愛“拼”才會贏:<b class='flag-5'>Multi-Die</b>如何引領后摩爾時代的創新?
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>