<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Multi-Die系統驗證很難嗎?Multi-Die系統驗證的三大挑戰

新思科技 ? 來源:新思科技 ? 2023-12-12 17:19 ? 次閱讀

在當今時代,摩爾定律帶來的收益正在不斷放緩,而Multi-Die系統提供了一種途徑,通過在單個封裝中集成多個異構裸片(小芯片),能夠為計算密集型應用降低功耗并提高性能。正因如此,Multi-Die系統正迅速成為超大規模用戶、自動駕駛汽車開發者和移動設備開發者的首選架構。

雖然Multi-Die系統開發可以遵循與單片式SoC類似的驗證流程,但是每一步都必須從單個裸片到整個系統的角度進行綜合考慮。這是否意味著Multi-Die系統的驗證會更加困難?當然,開發者會遇到一些獨特的挑戰,但只要運用合適的框架、流程和技術,這些挑戰都是可以克服的。

Multi-Die系統驗證的三大挑戰

Multi-Die系統可能包括:

通過中介層連接多個小芯片的2.5D封裝

具有規則結構的3D堆疊(如存儲器和FPGA

安裝在中介層/橋接上的異構堆疊

遞歸復合構造方式,其本質上是多層彼此堆疊,通過對系統進行分區來平衡吞吐量和能耗

這些配置都分別代表了一種組合方式,它們通過通信結構相互連接各種單獨制造的裸片來實現大規模設計。此外,開發者還需要考慮一系列新組件,其中包括凸塊、微凸塊、硅通孔(TSV)、中介層和互連橋接。由于規模和復雜性增加,單片式SoC中常用的增量式優化設計流程在這里行不通。對于單片式SoC,在架構設計完成后,開發者通常會編寫RTL和測試,發現潛在的問題,并根據需要更改架構和循環重復這三個步驟。然后,開發者會進行綜合、時序分析、再次更改、功耗估算、再次更改等等工作。這些增量式優化步驟會一直持續下去,直到設計方案趨于完善并成為物理芯片。但這樣的流程并不適合Multi-Die系統架構,因為在Multi-Die系統架構中,所有裸片都已制造完成,并且所有組件都必須從系統級角度進行驗證。因此,開發者需要將系統級聚合概念整合到這一流程中。

下面將重點介紹Multi-Die系統驗證的三大挑戰以及如何克服這些挑戰:

1. 系統驗證必須驗證架構設計期間所作的假設,需要考慮的參數包括Die-to-Die通信、延遲、抖動、一致性、功耗、交付承諾以及錯誤。相比之下,單片式SoC只需要考慮延遲。采用標準Die-to-Die接口(比如通用芯?;ミB技術(UCIe)IP以及驗證IP)可以緩解簡化Multi-Die系統所面臨的這一挑戰。

2. 設計規模和復雜性加劇了驗證難度。對此,可以借助可擴展的仿真硬件加速模型以及系統集成方法學來獲得所需的容量和性能。


3. 確定驗證完成的時間是困難的。裸片層面的錯誤無法在系統層面進行修復,因此必須對各個裸片進行詳盡驗證并實現全面的功能覆蓋。這樣一來,系統級驗證就可以使用明確的覆蓋模型,重點關注各種場景,例如,確保數據到達正確的位置并符合預期的吞吐量和延遲。

采用系統級驗證方法搶占先機

作為最佳實踐,開發者設計團隊必須從整個系統的角度,對Multi-Die設計進行建模、布局和驗證。這時,許多設計層面的考量和優化方案(從水平/垂直分區及布局,到Die-to-Die通信、功耗和散熱考量)都必須從架構角度做出決策。這些工作大部分都必須盡早執行,以便能夠做出調整來優化設計,不然之后可能就無法再更改。一個端到端協同探索與協同優化各種技術、架構和算法的框架對于架構探索十分有利,有助于快速估算一系列工作負載的PPA。

然而,在驗證Multi-Die系統時,在各個獨立模塊完成開發和驗證并且系統組裝完畢之后,還需要對系統進行整體驗證。這一流程與板級驗證非常類似,可以采用模塊化方法。

因此,Multi-Die系統驗證應重點關注以下方面:

涉及多個裸片的復雜功能

Multi-Die功能的性能表現

功能場景

基本功能測試是指對系統中所有裸片的RTL進行組裝和仿真。但如果仿真可能存在編譯問題(需要避免名稱沖突)和容量問題(計算服務器可能沒有足夠的內存來構建和執行仿真),應該怎么辦?可以復用和/或同步裸片級測試平臺嗎?仿真可以分布到多臺服務器上嗎?

在組裝Multi-Die系統進行仿真時,使用單個可執行文件來仿真系統聚合是一種高效且有效的方法。然而,簡單地將所有裸片編譯在一起很可能會引發名稱沖突。如果能夠在單獨的庫中分析每個裸片,會怎樣呢?在這種情況下,多個裸片可以使用相同的名稱(或模塊),而不會引發名稱沖突。系統組裝應該只需頂層組裝和配置文件,而無需更改裸片代碼。

解決容量和性能問題

為了加快裸片的異構集成速度,新思科技綜合的Multi-Die系統解決方案包括各種電子設計自動化(EDA)和IP產品,支持早期架構探索、快速的軟件開發和系統驗證、高效的裸片/封裝協同設計、穩健健壯安全的Die-to-Die連接,并有助于提高制造水平和可靠性。對于Multi-Die系統驗證,該解決方案的兩個關鍵組成部分是新思科技Platform Architect虛擬原型解決方案和新思科技VCS功能驗證解決方案。Platform Architect解決方案支持進行虛擬原型制作,從而實現早期架構探索以及早期軟件開發和硬件性能驗證。

VCS解決方案具有表現非常出色的仿真和約束條件解算器引擎,能夠幫助開發者實現驗證流程左移,在設計周期的早期即可開始驗證。VCS解決方案還包含一項新的功能,支持通過多個可執行文件將大型仿真任務分解為若干較小部分運行,實現對Multi-Die系統的分布式仿真,從而解決驗證容量與可擴展性方面的問題。新思科技的其中一家客戶表示,與傳統方案相比,分布式仿真方案使得多芯片GPU的仿真速度提高了2倍。

在Multi-Die系統領域,仿真與硬件加速系統的容量已經成為了一個問題,因為單臺計算服務器無法對系統中的所有裸片與內存進行仿真。分布式仿真可以解決這個問題。新思科技的十億門級ZeBu模塊化硬件加速系統為開發者提供了所需的容量,讓開發者能夠以可擴展和可伸縮的方式驗證整個系統,而云端混合硬件加速系統則提供了更多方法來減少容量限制并提供更高的吞吐量。

在驗證流程的最后一步,開發者需要將整個Multi-Die系統連接到實際的測試儀,或至少連接到代表現實運行狀況的虛擬測試儀。只有這樣,系統才能得到充分驗證。新思科技提供了各種模型、事務處理器(包括虛擬測試儀)和速度適配器,這些可以與硬件加速器搭配使用,從而加快系統驗證速度。

總結

Multi-Die系統的出現讓開發者能夠加速擴展系統功能、降低開發風險、縮短產品上市時間并更輕松地打造新的產品版本。由于Multi-Die系統的各個組件之間更加相互依賴,驗證流程也變得更為復雜。每個裸片都必須經過充分的單獨驗證,與此同時,整個系統也必須經過充分的整體驗證。為確保Multi-Die系統實現預期的功能正確性,開發者需要借助多種工具,而虛擬原型制作、分布式仿真、大容量硬件加速和加速系統驗證等都是這方面的重要技術。







審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 存儲器
    +關注

    關注

    38

    文章

    7211

    瀏覽量

    162298
  • eda
    eda
    +關注

    關注

    71

    文章

    2563

    瀏覽量

    171136
  • SoC芯片
    +關注

    關注

    1

    文章

    560

    瀏覽量

    34530
  • RTL
    RTL
    +關注

    關注

    1

    文章

    382

    瀏覽量

    59161
  • 自動駕駛
    +關注

    關注

    773

    文章

    13185

    瀏覽量

    163641

原文標題:Multi-Die系統驗證很難嗎?

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    基于架構設計的車載網聯系統驗證體系研究

    全面覆蓋和適應設計側的不斷發展。為應對以上挑戰,建立以用戶體驗和產品性能為中心的驗證體系,本文提出了一種基于架構特性的驗證方法。該方法通過分解車載網聯系統的技術架構,提取
    的頭像 發表于 01-24 09:46 ?300次閱讀
    基于架構設計的車載網聯<b class='flag-5'>系統驗證</b>體系研究

    關于2024年Multi-Die系統設計的四個重要預測

    ChatGPT等應用作為生活中不可或缺的工具,需要海量數據才能維持正常運轉。
    的頭像 發表于 01-11 09:29 ?336次閱讀

    面向系統級芯片驗證的硬件平臺介紹

    當設計的規模動輒幾十億門,系統驗證時間不斷的增加,硬件驗證系統幾乎是驗證工程師不可或缺的利器,因此對高性能硬件驗證
    的頭像 發表于 01-05 10:06 ?375次閱讀

    數據中心CPU芯?;盎ヂ摲桨阜治?PART2

    隨著核心數量的增長和多die模式的流行,過去幾年中,各大計算芯片企業逐漸從Multi-Die模式轉向Central IO Die模式。以 IO Die 為代表的新興互聯技術正在打破芯片
    的頭像 發表于 12-20 18:51 ?1085次閱讀
    數據中心CPU芯?;盎ヂ摲桨阜治?PART2

    如何輕松搞定高性能Multi-Die系統?

    2D芯片設計中通常為二階或三階的效應,在Multi-Die系統中升級為主要效應。
    的頭像 發表于 12-19 17:24 ?326次閱讀

    Multi-Die系統,掀起新一輪技術革命!

    利用Multi-Die系統能實現異構集成,并且利用較小Chiplet實現更高良率,更小的外形尺寸和緊湊的封裝,降低系統的功耗和成本。Ansys半導體產品研發主管Murat Becer指出:“3DIC正在經歷爆炸性增長,我們預計今
    的頭像 發表于 11-29 16:35 ?394次閱讀

    【西安線下】就在明天!系統驗證及 IC 驗證研討會專場 — 2023 Cadence 中國技術巡回研討會

    電子設計自動化領域領先的供應商 Cadence,誠邀您參加“2023 Cadence 中國技術巡回研討會”。會議將集聚 Cadence 的開發者與資深技術專家,與您分享系統驗證及 IC 驗證解決方案
    的頭像 發表于 10-25 10:40 ?235次閱讀
    【西安線下】就在明天!<b class='flag-5'>系統驗證</b>及 IC <b class='flag-5'>驗證</b>研討會專場 — 2023 Cadence 中國技術巡回研討會

    Chiplet需求飆升 為何chiplet產能無法迅速提高?

    制造2D和2.5D multi-die的技術已存在了近十年。然而,在Generative AI時代來臨之前,chiplet的需求一直萎靡不振
    的頭像 發表于 10-23 15:11 ?580次閱讀
    Chiplet需求飆升 為何chiplet產能無法迅速提高?

    【成都線下】就在明天!系統驗證及 IC 驗證研討會專場 — 2023 Cadence 中國技術巡回研討會

    電子設計自動化領域領先的供應商 Cadence,誠邀您參加“2023 Cadence 中國技術巡回研討會”。會議將集聚 Cadence 的開發者與資深技術專家,與您分享系統驗證及 IC 驗證解決方案
    的頭像 發表于 10-23 11:55 ?327次閱讀
    【成都線下】就在明天!<b class='flag-5'>系統驗證</b>及 IC <b class='flag-5'>驗證</b>研討會專場 — 2023 Cadence 中國技術巡回研討會

    VCS:助力英偉達開啟Multi-Die系統仿真二倍速

    但是,Multi-Die系統開發本身也有挑戰,驗證方面尤其困難重重。驗證過程必須非常詳盡,才能發現嚴重錯誤并實現高性能設計。因此,2.5D或
    的頭像 發表于 09-26 17:38 ?817次閱讀
    VCS:助力英偉達開啟<b class='flag-5'>Multi-Die</b><b class='flag-5'>系統</b>仿真二倍速

    如何成功實現Multi-Die系統的方法學和技術

    Multi-Die系統的基礎構建,亦是如此,全部都需要細致入微的架構規劃。 對于復雜的Multi-Die系統而言,從最初就將架構設計得盡可能正確尤為關鍵。
    的頭像 發表于 09-22 11:07 ?419次閱讀

    開始報名!2023 Cadence 中國技術巡回研討會 — 系統驗證及 IC 驗證研討會專場(北京、成都、西安)

    電子設計自動化領域領先的供應商 Cadence,誠邀您參加 “ 2023 Cadence 中國技術巡回研討會”。會議將集聚 Cadence 的開發者與資深技術專家,與您分享系統驗證及 IC 驗證
    的頭像 發表于 09-21 17:20 ?377次閱讀
    開始報名!2023 Cadence 中國技術巡回研討會 — <b class='flag-5'>系統驗證</b>及 IC <b class='flag-5'>驗證</b>研討會專場(北京、成都、西安)

    多芯片系統成功的關鍵:保證可測試性

    近年來,隨著摩爾定律的放緩,多芯片系統Multi-die)解決方案嶄露頭角,為芯片功能擴展提供了一條制造良率較高的路徑。
    的頭像 發表于 08-16 14:43 ?732次閱讀
    多芯片<b class='flag-5'>系統</b>成功的關鍵:保證可測試性

    設計更簡單,運行更穩健,UCIe標準如何“拿捏”Multi-Die系統?

    如今,從數據中心到邊緣層,再到萬物智能網絡的深處,先進的Multi-Die系統實現了前所未有的性能水平。Multi-Die系統不是通用的單體架構芯片,而是由一系列異構芯片(也稱“小芯片
    的頭像 發表于 07-14 17:45 ?737次閱讀

    愛“拼”才會贏:Multi-Die如何引領后摩爾時代的創新?

    本文轉自半導體行業觀察 感謝半導體行業觀察對新思科技的關注 過去50多年來,半導體行業一直沿著摩爾定律的步伐前行,晶體管的密度不斷增加,逐漸來到百億級別,這就帶來了密度和成本上的極大挑戰。隨著
    的頭像 發表于 06-12 17:45 ?270次閱讀
    愛“拼”才會贏:<b class='flag-5'>Multi-Die</b>如何引領后摩爾時代的創新?
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>