Clock時鐘電路PCB設計布局布線要求

時鐘電路就是作為計時功能準確運動的振蕩電路，任何工作都是依照時間順序，那么產生這個時間的電路就是時鐘電路，時鐘電路一般是由晶體振蕩器/諧振器、控制芯片/RTC芯片以及匹配電容組成。

如圖1所示

針對時鐘電路PCB設計有以下注意事項：

1、晶體電路布局需要優先考慮，布局整體緊湊，布局時應與芯片在同一層并盡量靠近放置，以避免打過孔，晶體走線盡可能的短，遠離干擾源，盡量遠離板邊緣；

2、如果出現晶體電路在布局過程中與芯片放置在不同層的情況，應盡可能的讓靠近芯片，讓走線變短，并需要將晶體走線全程進行包地處理，以避免被干擾；

3、晶體以及時鐘信號走線需要全程包地處理，包地線每隔200-300mil至少添加一個GND過孔，并且必須保證鄰層的地參考面完整，如圖2所示；

4、晶體的當前層可圍繞其進行GND走線形成地環，在地環放置GND過孔，連接到相鄰的GND平面層，用以隔離噪聲；

如圖2所示

5、時鐘走線Xin與Xout以及晶體下方投影區域禁止任何走線，避免噪聲耦合進入時鐘電路；

6、晶體下面相鄰層必須保證完整的參考平面，避免出現跨分割現象，有助于隔離噪聲，保持晶體輸出。

如下圖3所示