晶振振蕩電路的設計方法和步驟

一. 晶振原理概述

在數字的世界里，無(wú)處不需要時(shí)鐘，各種振蕩電路的設計可以實(shí)現片內的集成，但是要實(shí)現高精度的時(shí)鐘頻率，晶體振蕩器是很好的選擇，時(shí)鐘頻率精度可以達到ppm級別。

石英晶體是一種將電能和機械能相互轉化的壓電器件，能量的轉變發(fā)生在共振頻率點(diǎn)上。石英晶體可以等效為電阻電容電感的串并聯(lián)模型。

對于如上圖所示的模型，可以得到晶振的阻抗和頻率的關(guān)系圖。

晶振的串聯(lián)諧振頻率為Fs， 并聯(lián)諧振頻率為Fa，在小于Fs和大于Fa的頻率，表現為電容性，而在Fs和Fa之間，表現為電感性。對于晶振電路，希望工作在Fs和Fa之間，而靠近Fs的地方。

在Fs到Fa之間的區域，稱(chēng)為晶振的“并聯(lián)諧振區”，在這一區域晶振工作在并聯(lián)諧振狀態(tài)。晶振呈現電感特性，帶來(lái)了180度的相移。頻率的表達式為：

Fp就是我們晶振工作的頻率，由于Fp中，其他參數確定，唯有Cl值可以調節，所以可以通過(guò)調整晶振的負載電容值Cl達到調節頻率的目的。并且一般的溫度補償晶振電路也是通過(guò)調節Cl的值達到目的。

對于一個(gè)32.768K的晶振，按照模型參數仿真，對晶體模型兩端加交流信號，可以仿真得到其阻抗隨頻率的曲線(xiàn)。和理論值一致。

二. 晶體振蕩電路的設計

在晶體振蕩電路中，最常見(jiàn)的結構為Pierce振蕩器。而對晶體振蕩電路的分析，第一是使用負阻的概念，第二是使用增益與相位原理。

今天只說(shuō)負阻法。

由于前面的分析，得到晶振在串聯(lián)諧振頻率處阻抗為Rs，則需要振蕩電路提供-Rs的阻抗。而晶振發(fā)生了180的相移，在振蕩頻率出表現為電感的特性，則需要振蕩電路提供電容的特性。

對于Pierce振蕩電路的負阻的計算，如下圖，在Razavi的書(shū)中有描述。

而在實(shí)際的應用中，還包括由晶振的C0以及MOS的Cgd和pcb上的雜散電容等形成的電容C3， 包含C3的電路的阻抗如下圖所示。

Zc值是一個(gè)關(guān)于gm的函數，取Zc的實(shí)部，得到的即是振蕩電路的負阻值。關(guān)于Zc在復平面上，得到下面的圖。

到這里，維持電路起振所需要的gm值可以近似計算出來(lái)，也可以通過(guò)matlab對上面的式子求解，得到精確的值。近似計算和matlab得到的值相差不大。

在Sanser的書(shū)中，近似計算表達式如下圖，包括gma, gmmax,以及最大負阻值。（此公式可以容易地近似計算。）

而在vittoz的論文中，給出的計算公式，可以精確計算出所需值。

設計示例：

下面給一個(gè)設計example。一個(gè)32.768K的晶振，datasheet上給出的參數為

從表中得到：C1=C2=2*Cload=25pF， C0=0.9pF， Cs=2.1fF, Rs=60K.

使用matlab計算得到的值為

使用sansen書(shū)中的公式計算得到的值為：

gm_crit=1.6u,    gm_max=12.9m,  gm_opt=143u,

和matlab的計算值基本很接近，可以作為近似計算。

使用Vittoz論文中的公式計算得到的值為：

gm_crit=1.8266u, gm_max=12.9m,  gm_opt=153.27u,

和matlab的計算值一致。

確定了電路的gm_crit值，也就是電路能起振的最小值后，在電路設計中，取實(shí)際的gm值約510倍gm_crit.即取gm約10u20u。

實(shí)際電路設計及仿真：

假設電路使用電流源驅動(dòng)NMOS管。對于這類(lèi)電路設計，一般提供gm的nmos管處于亞閾值區，所以gm值主要與電流值成正比。

如果gm值按照計算出來(lái)的gm_opt取值，則需要的電流值大約，而在低功耗設計中，一般取5倍以上的最小gm值即可。本設計示例按照10倍取值，即gm=16uA/V。 仿真輸入輸出的gm=16uA/V, 穩態(tài)電流為1uA。同時(shí)仿真其負阻值為-510K， 大約也是10倍的晶振ESR電阻。

gm的仿真：輸入加AC電壓，加交流開(kāi)關(guān)斷開(kāi)直流，輸出利用交流開(kāi)關(guān)接到地，測試輸出的交流電流值。

負阻的仿真：輸入輸出加交流電流，測量輸入輸出的交流電壓差，并使用計算器取實(shí)部（real函數），即可。也可以使用sp仿真，得到Z11的值。

最后對晶振電路進(jìn)行瞬態(tài)仿真，可以觀(guān)察晶振的起振過(guò)程。注意瞬態(tài)仿真時(shí)需要設置step=10ns。

晶振的DL：

還有一個(gè)重要的參數就是晶振的驅動(dòng)級別DL，如果設計的電路，使得晶振的DL大于晶振要求的DL值，則晶振可能會(huì )損壞。

在晶振電路的設計中，最常見(jiàn)的一種電路結構如下圖，可以看成一個(gè)反相器加反饋電阻做放大器，而外部的Rext的作用就是限制DL值。Rext的值可以用公式計算。

加入Rext后需要重新驗證電路的gm值和負阻值是否滿(mǎn)足起振要求。

設計要點(diǎn)總結：

1.按照晶振的規格計算電路的gm值。

2. 按照要求設計電路。
3. 考慮DL，是否需要加入Rext電阻。
4. 重新驗證，整體仿真。