<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

使用IAR IDE仿真RL78內置硬件乘法器和除法器注意事項

jf_pJlTbmA9 ? 來源:瑞薩MCU小百科 ? 作者:瑞薩MCU小百科 ? 2023-10-30 17:04 ? 次閱讀

1、IAR IDE

IAR一直是Renesas強有力的合作伙伴,IAR IDE支持Renesas全系列MCU的開發和調試。IAR Embedded Workbench是一個完整的開發工具鏈,在易于使用的集成開發環境中提供了強大的代碼優化和全面的調試功能。

2、Renesas RL78系列MCU

Renesas RL78系列MCU是Renesas 16-bit低功耗產品線,專為超低功耗設計,可以為客戶提供以較低的成本建立高集成度和高效節能的應用平臺。

RL78系列MCU有三大主要特點:

1)低功耗:最低46uA/MHz

2)可擴展性:1KB~512KB Flash

3)高效:最高1.39DMIPS/MHz

此外,RL78系列MCU具有超級全面的產品線,同時也在不斷地推進新產品的開發,以滿足客戶未來的產品升級需求。

3、使用IAR IDE仿真RL78內置硬件乘法器 除法器注意事項

在使用IAR IDE進行RL78系列MCU仿真調試時,可執行硬件仿真或軟件仿真(Simulator),但是,如果需要應用硬件乘法器/除法器,則必須使用硬件仿真,不能使用軟件仿真(Simulator),軟件仿真(Simulator)不支持MCU內部的硬件乘法器/除法器。

當執行硬件仿真時,如果不勾選“Disable Hardware Multiplier/Divider Unit”:

wKgZomUD4n2AMOoeAAGYGHwx04Y282.png

對應的乘法操作會調用函數HWMUL_32_32_32,(HWMUL_32_32_32存在于工具自動生成的文件LibReplacement.s中,當不勾選“Disable Hardware Multiplier/Divider Unit”時,會自動在Output文件夾生成LibReplacement.s文件),例如:

wKgaomUD4oGARRg2AABXsYe3flc205.png

在程序中可以看到:

wKgZomUD4oKAX9OmAAGdJvixOoA605.png
wKgaomUD4oSATvLUAAGmRgJI588238.png

當勾選“Disable Hardware Multiplier/Divider Unit”時,編譯器會選擇對應的軟件乘法庫函數L_MUL_L03來實現乘法操作:

wKgZomUD4oWABJorAAHGt78S_7M159.png

需要注意的是,軟件乘法庫函數L_MUL_L03相對于HWMUL_32_32_32函數會需要更多的資源及運行時間。

來源:瑞薩MCU小百科

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • mcu
    mcu
    +關注

    關注

    146

    文章

    16064

    瀏覽量

    344197
  • 仿真
    +關注

    關注

    50

    文章

    3876

    瀏覽量

    132265
  • IAR
    IAR
    +關注

    關注

    5

    文章

    320

    瀏覽量

    36325
  • IDE
    IDE
    +關注

    關注

    0

    文章

    327

    瀏覽量

    46376
  • 除法器
    +關注

    關注

    2

    文章

    14

    瀏覽量

    13856
收藏 人收藏

    評論

    相關推薦

    硬件乘法器

    求浮點數乘除計算程序,求用硬件乘法器計算浮點數的程序
    發表于 11-03 22:32

    硬件乘法器的相關資料分享

    一,乘法器硬件乘法器是一個通過內部總線與 CPU 相連的 16 位外圍模塊。MSP430 單片機可以在部改變 CPU 結構和指令的情況下增加功能,這種結構特別適用于對運算速度要求很嚴格的情況。
    發表于 12-09 07:05

    硬件乘法器是怎么實現的?

    硬件乘法器是怎么實現的
    發表于 09-22 06:53

    AD532,pdf (預調整的單芯片乘法器/除法器)

    AD532是首款預調整的單芯片乘法器/除法器;無需任何外部調整電阻或輸出運算放大器,即可保證±1.0%的最大乘法誤差和±10 V的輸出電壓范圍。AD532經過內部調整,易于使用,為設計
    發表于 10-02 09:37 ?133次下載

    并行除法器 ,并行除法器結構原理是什么?

    并行除法器 ,并行除法器結構原理是什么?   1.可控加法/減法(CAS)單元    和陣列乘法器非常相似,陣列式除法器也是一種并行運算部件,采用大規模集成
    發表于 04-13 10:46 ?1.5w次閱讀

    1/4平方乘法器

    1/4平方乘法器 這種乘法器是根據數學關系設計而成的,因此稱為1/4平方乘法電路,或稱1/4平方乘法器。其
    發表于 05-18 14:08 ?1820次閱讀
    1/4平方<b class='flag-5'>乘法器</b>

    N象限變跨導乘法器

    N象限變跨導乘法器 為了克服圖5.4-25所示的乘法器的缺點,在基電路的基礎上,采用了雙重差分放大式結構,設計出如圖5.4-27所示的N象限變跨導乘法器。
    發表于 05-18 15:24 ?1590次閱讀
    N象限變跨導<b class='flag-5'>乘法器</b>

    變跨導乘法器

    變跨導乘法器 這種乘法器現在已經成為一種工業上的標準方法,是應用極為廣泛的優質乘法器。
    發表于 05-18 16:00 ?1119次閱讀

    基于IP核的乘法器設計

    實驗目的 1、熟悉Xilinx的ISE 軟件的使用和設計流程; 2、掌握Modelsim仿真軟件的使用方法; 3、用乘法運算符實現一個16*16 乘法器模塊; 4、用IP核實現一個16*16
    發表于 05-20 17:00 ?68次下載
    基于IP核的<b class='flag-5'>乘法器</b>設計

    硬件乘法器是什么?

    硬件乘法器是現代計算機中必不可少的一部分,其基礎是加法器結構。
    的頭像 發表于 05-11 10:52 ?8603次閱讀

    使用verilogHDL實現乘法器

    本文在設計實現乘法器時,采用了4-2和5-2混合壓縮器對部分積進行壓縮,減少了乘法器的延時和資源占 用率;經XilinxISE和QuartusII兩種集成開發環境下的綜合仿真測試
    發表于 12-19 13:30 ?1.1w次閱讀
    使用verilogHDL實現<b class='flag-5'>乘法器</b>

    乘法器原理_乘法器的作用

    乘法器(multiplier)是一種完成兩個互不相關的模擬信號相乘作用的電子器件。它可以將兩個二進制數相乘,它是由更基本的加法器組成的。乘法器可以通過使用一系列計算機算數技術來實現。乘法器
    發表于 02-18 15:08 ?2.5w次閱讀
    <b class='flag-5'>乘法器</b>原理_<b class='flag-5'>乘法器</b>的作用

    AD533:低成本乘法器、除法器、平方器、平方器、根過時數據表

    AD533:低成本乘法器、除法器、平方器、平方器、根過時數據表
    發表于 04-30 21:05 ?3次下載
    AD533:低成本<b class='flag-5'>乘法器</b>、<b class='flag-5'>除法器</b>、平方器、平方器、根過時數據表

    AD734:10 MHz四象限乘法器/除法器數據表

    AD734:10 MHz四象限乘法器/除法器數據表
    發表于 05-15 10:18 ?12次下載
    AD734:10 MHz四象限<b class='flag-5'>乘法器</b>/<b class='flag-5'>除法器</b>數據表

    簡化合成器的有源乘法器除法器

    簡化合成器的有源乘法器除法器
    發表于 05-16 17:15 ?9次下載
    簡化合成器的有源<b class='flag-5'>乘法器</b>和<b class='flag-5'>除法器</b>
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>