本文作者:AMD高級產(chǎn)品應用工程師 Kevin Morris
這篇博客展示了在 AMD Zynq 設計中,如何用 Vitis Vision Library 中的函數(remap)導出一個(gè) IP,并基于此 IP 構建一個(gè)的硬件平臺(XSA),進(jìn)而基于此平臺來(lái)運行嵌入式應用。
remap 函數是指從圖像的某個(gè)位置獲取像素信息,并將這些像素信息重新放置到另一個(gè)圖像的另一個(gè)位置。在此示例中,設計將使用 128x128 像素的灰度輸入圖像,然后在輸出端將其水平翻轉。
測試采用以下設置:
版本: Vivado 和 Vitis 2023.1
操作系統:Ubuntu 20.04.1 LTS
硬件:Zynq UltraScale+ ZCU104 評估板 (xczu7ev-ffvc1156-2-e)
1/ 創(chuàng )建 Vitis HLS IP 項目
在本節中,我們將利用 Vitis Vision L1 庫提供的預先存在的 Makefile 來(lái)創(chuàng )建和導出 remap 函數,以便在 Vivado 項目中使用。
打開(kāi)終端選擇一個(gè)適合的路徑位置,并將最新的 Vitis 庫克隆到該位置:
git clone https://github.com/Xilinx/Vitis_Libraries
跳轉至 Vision L1 中名為 remap 的函數的目錄下:
cd Vitis_Libraries/vision/L1/examples/remap
注:專(zhuān)門(mén)就 Vision 庫而言,需要 OpenCV 庫才能編譯函數。請使用下面鏈接中的指令編譯 OpenCV,并在運行下一步之前設置所需的環(huán)境變量。
https://support.xilinx.com/s/article/Vitis-Libraries-Compiling-and-Installing-OpenCV?language=en_US
設置 Vitis/Vivado 工具,然后運行 HLS 項目腳本來(lái)構建 HLS 設計,并用該設計將函數作為 Vivado IP 導出。
PLATFORM——這是評估板平臺名稱(chēng),通??梢酝ㄟ^(guò) PLATFORM_REPO_PATHS 環(huán)境變量或在
VIVADO_SYN——此參數通過(guò) export_design 流程運行 Vitis HLS 項目,該流程提供項目的壓縮文件作為 Vivado IP。
您還可以打開(kāi) Vitis HLS 項目,通過(guò)命令 vitis_hls -p remap.prj 查看結果和報告。
注:由于此 Vitis HLS 項目來(lái)自 Makefile,其并不包括在 GUI 環(huán)境下直接重新運行 C Simulation 或 Cosimulation 所需的標志和參數。您可以檢查 remap 文件夾中的 run_hls.tcl 文件,以查看仿真所需要添加的必要標志和參數。
重新運行上述指令,添加適當的變量,以便從命令行運行仿真(例如:CSIM=1 和/或 COSIM=1)。
2 創(chuàng )建 Vivado 平臺項目
本節將展示如何使用上一節中創(chuàng )建的 Vitis HLS IP 來(lái)創(chuàng )建一個(gè)以 ZCU104 為目標器件的自定義平臺。
將上一節中創(chuàng )建的導出 IP 復制到它自己的存儲庫位置,然后打開(kāi) Vivado。
按照下列步驟創(chuàng )建項目并對其進(jìn)行設置:
選擇 Create Project,點(diǎn)擊 Next:
輸入項目名稱(chēng):remap_vivado,點(diǎn)擊 Next
選擇 RTL 項目,此時(shí)不要指定源文件,點(diǎn)擊 Next
在評估板選項卡,選擇 Zynq UltraScale+ ZCU104 評估板,點(diǎn)擊 Next,然后選擇 Finish
打開(kāi)項目后:
在左側的流程導航器中選擇 Project Manager > Settings
選擇IP > Repository,點(diǎn)擊 + 并在此添加 ip_repo 文件夾的位置,然后關(guān)閉窗口
我們現在可以添加自定義 IP 及其余的模塊:
在左側的流程導航器中,選擇 IP Integrator > Create Block Design
為原理圖選擇描述性名稱(chēng),或保留其默認值,然后選擇 OK????
選擇 +(添加 IP),并選擇 Remap_accel 模塊
選擇 +(添加 IP),并選擇 Zynq UltraScale+ MPSoC 模塊
點(diǎn)擊窗口頂部橫幅上的 Run Block Automation。
確保勾選 Apply Board Preset,然后選擇 OK
現在,我們將配置 MPSoC 模塊,使其具有合適的接口,能夠與 IP 進(jìn)行通信:
雙擊圖中的 MPSoC 模塊,并做出以下修改。我們將關(guān)閉本設計中不會(huì )用到的一些功能。
更改這些設置后,選擇 OK 將這些變更應用到 MPSoC 模塊上。
我們現在可以使用連接自動(dòng)化功能將這些模塊彼此連接:
點(diǎn)擊 Run Connection Automation
?勾選全部自動(dòng)化,然后選擇 OK
點(diǎn)擊 Run Connection Automation(第二次運行會(huì )把 IP 其它的 AXI 接口也鏈接起來(lái),這些接口是IP互聯(lián)接口的一部分)
勾選全部自動(dòng)化,然后選擇 OK
此刻的設計應類(lèi)似于下圖(您可以點(diǎn)擊工具欄上的“Regenerate”,可自動(dòng)對各個(gè)模塊進(jìn)行重新排列):
檢查 Address Editor選項卡。請注意,默認自動(dòng)分配地址,AXI 和 IP 控件的地址空間設置為 0x0 和 0xA000_0000。
返回至圖表選項卡,選擇工具欄上的 Validate Design 按鈕,或者在 Vivado 的主窗口中使用 Tools > Validate Design。確保設計無(wú)誤。
在 Sources 窗口的 Sources 選項卡中,展開(kāi) Design Sources ,右鍵點(diǎn)擊當前模塊設計,選擇 Create HDL Wrapper(選擇 Let Vivado manage wrapper and auto-update),然后點(diǎn)擊 OK。
在左側的 Flow Navigator 中,選擇 Generate Block Design,保留默認選項,然后點(diǎn)擊 Generate。您可以在 Design Runs 選項卡中監視運行狀態(tài)。
完成上述步驟后,點(diǎn)擊 Generate Bitstream,選擇 Yes/OK 來(lái)運行生成比特流的必要流程。完成創(chuàng )建后,您可以點(diǎn)擊 Cancel 關(guān)閉打開(kāi)的對話(huà)框,結束操作。
現在我們可以將硬件平臺導出為 XSA 格式,以便 Vitis 與我們的應用一起使用。
在頂部工具欄中選擇 File > Export > Export Hardware
選擇 Next
選擇 Include bitstream,點(diǎn)擊 Next
設置 XSA 文件名:remap_platform,點(diǎn)擊 Next,然后點(diǎn)擊 Finish。輸出的 XSA 文件默認保存在項目的根目錄
3 創(chuàng )建 Vitis 應用項目
現在我們已經(jīng)從 Vivado 導出了一個(gè)平臺 XSA,我們可以使用這個(gè)文件來(lái)定義我們的平臺,并創(chuàng )建一個(gè)應用程序來(lái)在平臺內通信和運行 IP。
打開(kāi) Vitis,然后導入 XSA:
vitis -workspace remap_ws
此操作會(huì )打開(kāi)工作空間為 remap_ws 的 Vitis GUI。
創(chuàng )建應用項目
選擇 Next
從頂部的選項卡中選擇 Create a new platform from hardware (XSA),然后瀏覽上一節的 remap_platform.xsa 文件,接著(zhù)選擇 Next
設置應用項目名稱(chēng):remap_project,選擇將 psu_cortexa53_0 用作處理器,然后選擇Next
保留默認域信息(Standalone OS),然后選擇Next
選擇“Empty Application (C)”模板,然后選擇 Finish
本博文包括參考文件,可供下載(點(diǎn)擊閱讀全文查看參考文件)??蓪⑦@些文件解壓到項目的根目錄中。
在“Explorer”窗口展開(kāi) remap_project_system > remap_project > src,右鍵點(diǎn)擊 src,選擇 Import Sources,瀏覽保存參考文件的目錄,選擇并導入下列文件:
remap_example_app.c
remap_input_image.h
remap_x_map.h
remap_y_map.h
文件導入后,可隨時(shí)檢查 remap_example_app.c 文件,以查看應用正在執行的操作??傊?,應用程序用 DDR 內存中的輸入圖像和映射數組數據配置 IP,并指示 IP 處理數據并將其寫(xiě)回 DDR 內存。
現在,我們可以構建平臺并編譯應用,以使其直接在 ZCU104 板上運行。
在助手窗口中:
選擇 remap_platform [Platform],并使用 Build 按鈕(錘子圖標),等待 Build Finished 消息出現
選擇 remap_project_system [System],并使用 Build 按鈕(錘子圖標),等待 Build Finished 消息出現
完成構建過(guò)程可能需要一些時(shí)間,時(shí)間長(cháng)短取決于您的系統。
4 在硬件上運行應用
現在,我們可以運行設計并驗證 remap 函數的運行。
在助手窗口中,選擇 remap_project_system [System],使用綠色運行圖標,選擇 Launch Hardware。
一旦完成設計運行,且硬件仍在運行時(shí),選擇 XSCT 窗口。如果窗口未打開(kāi),選擇 Vitis > XSCT Console。
在控制臺運行以下命令:
xsct% source remap_memory_copy.tcl
注:此腳本是參考文件的組成部分。您也可以指文件的完整路徑,或使用“cd”跳轉至適當的目錄。
此腳本將讀取內存中“input_buffer”和“output_buffer”的數據,并將數據分別保存為 input.data和 output.data。在繼續操作之前等待完成消息。
在創(chuàng )建完 input.data 文件和 output.data 文件后,您現在可以通過(guò)運行 Python 腳本來(lái)驗證 remap 函數是否已成功執行圖像的水平翻轉。運行下列 Python 腳本:
python3 remap_convert_image.py
注:運行此腳本需要安裝“numpy”和“Pillow” Python 包,通常使用“pip install numpy”和“pip install Pillow”命令來(lái)安裝這些包。
此腳本將輸出兩種文件,一個(gè)是 input.png,另一個(gè)是 output.png,表示發(fā)送到硬件的輸入圖像,以及通過(guò) IP 傳遞后的輸出圖像。
審核編輯:湯梓紅
-
amd
+關(guān)注
關(guān)注
25文章
5265瀏覽量
132904 -
嵌入式
+關(guān)注
關(guān)注
5006文章
18448瀏覽量
292223 -
函數
+關(guān)注
關(guān)注
3文章
4117瀏覽量
61514 -
Zynq
+關(guān)注
關(guān)注
9文章
600瀏覽量
46816 -
腳本
+關(guān)注
關(guān)注
1文章
377瀏覽量
14692
原文標題:開(kāi)發(fā)者分享|Vitis 庫流程:視覺(jué) L1 重映射函數 Zynq baremetal 設計實(shí)例
文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開(kāi)發(fā)者社區】歡迎添加關(guān)注!文章轉載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論