先進封裝領域新突破 華進半導體發布國內首個APDK

近日，華進半導體聯合中科院微電子所和華大九天發布了一項針對2.5D轉接板工藝的APDK（Advanced Packaging Design Kit）。該APDK的發布標志著國內先進封裝領域的新突破，將成為溝通IC設計和封裝廠商的橋梁。

后摩爾時代，芯片制造面臨物理極限與經濟效益邊際提升的雙重挑戰，“摩爾定律”日趨放緩，業內轉而關注系統級芯片集成，通過先進封裝技術來滿足系統微型化、多功能化，成為集成電路產業發展的新趨，“Chiplet”技術面市后，封裝技術愈發復雜，IC設計和封裝設計都面臨新的挑戰。APDK借鑒了PDK在IC設計界數十年來的成功運用，目標是把先進封裝工藝設計進行打包，以實現復雜芯片或系統級多芯片集成的成功設計。

APDK包括四大模塊，分別是：

Technology File：底層設置文件，負責定義工藝參數，提供工藝及設計優化指導；

常規結構：針對華進硅轉接板制造工藝中的常用結構（包含Via/Micro Bump/C4 Bump/TSV/Testkey等），APDK提供參數化單元，供用戶在design rule的約束下靈活選擇；

IPD器件與模型：針對集成硅轉接板的無源器件，APDK提供了參數化單元以及包含元件電學特性的模型，為用戶搭建原理圖、前仿真、layout以及后仿真提供可靠支持；

Rule Deck：根據華進硅轉接板工藝特點，制定DRC約束配套文件， EDA工具高效配合規則檢查。通過LVS檢查layout與原理圖/網表的連接關系一致性，迅速定位Open&Short。

APDK的優勢：

搭建華進半導體轉接板生產工藝下的各種器件庫，如：參數化單元（VIA/TSV/TestKey等），IPD器件SPICE模型；

華進半導體在先進封裝領域深耕十年，根據自身工藝能力，建立了一組描述半導體工藝細節的文件，供EDA工具配套使用；

定制化的先進半導體封裝設計規則檢查方案，以確保設計版圖滿足華進生產指標。

華進半導體自成立之初便集中精力開發TSV技術，并在國內率先實現了12吋硅通孔轉接板的制造；基于此研發成果，華進半導體還重點開發了Via-Last TSV、晶圓級封裝等先進工藝，構建了較為完整的三維系統集成封裝技術體系。目前，華進半導體有能力提供從2.5D封裝設計、到硅轉接板晶圓制造、到2.5D組裝成套一站式解決方案，并已為國內外50余家知名企業提供了2.5D/3D集成封裝技術服務。未來我們將憑借工藝經驗，面向Chiplet等前瞻性技術，開發并建立一系列專用APDK，為發展更小線寬線距、更高集成度的先進封裝工藝技術打下夯實基礎。

關于華進半導體

華進半導體于2012年9月在無錫新區注冊成立，主要開展系統級封裝/集成先導技術研究，研發2.5D/3D TSV互連及集成關鍵技術（包括TSV制造、凸點制造、TSV背露、芯片堆疊等），為產業界提供系統解決方案。同時開展多種晶圓級高密度封裝工藝（包括WLCSP/Fan-out）與SiP產品應用的研發與大規模量產，以及與封裝技術相關的材料和設備的驗證與研發。

END

審核編輯 ：李倩