淺析OSAT的高性能封裝技術

摘 要：

高性能計算、人工智能和 5G 移動通信等高性能需求的出現驅使封裝技術向更高密度集成、更高速、低延時和更低能耗方向發展。簡要地介紹了半導體封測企業、晶圓代工廠和 IDM 在高性能封裝領域的發展現狀，分析了國內企業在此領域的布局和發展狀況，并結合國家政策和國際環境變化，展望了未來國內封測企業在該領域的發展方向。

0 引言

1965 年 4 月 ，Intel 創始 人之 一戈 登· 摩爾（Gordon Moore）在《電子學》雜志上刊載《讓集成電路填滿更多的組件》，文章中預言：當價格不變時，半導體芯片上集成的元器件數目（如晶體管和電阻數量）約每隔 18～24 個月增加 1 倍，性能提升 1 倍。這個著名的摩爾定律，在過去的幾十年間一直推動著半導體技術的發展。

為滿足該定律的要求，晶圓代工廠不斷地縮小晶體管柵極特征尺寸。直到20世紀90 年代，該理論開始遇到經濟學和物理學上的雙重阻礙。相比于技術節點 90 nm，3 nm 的投資成本增加了 35～40 倍 ，僅英特爾（Intel）、三星（Samsung）和臺積電（TSMC）3 家企業有能力跟隨，可以繼續在該賽道上競爭。與此同時，科技浪潮向高性能計算、人工智能、深度學習和 5G 通信等領域快速地發展，其愈加依賴超高性能的高速芯片。除芯片自身往更高技術節點推進外，高性能封裝技術也成為主要的解決方案之一。

高性能封裝作為一種前沿的封裝技術，其主要特點為I/O的高密度（≥16/mm 2 ）和細間距（≤130 μm），其 典 型 的 代 表 為 高 速 專 用 集 成 電 路（application specific integrated circuit ，ASIC ）處理 芯片 和大 約4 000 個 端 口 的 高 帶 寬 存 儲 器（high bandwidth memory，HBM）的超高密度連接，該異構芯片集成封裝技術將整體性能推向極致。

據 Yole development預測，從 2019～2025年，高性能封裝的市場營收將由8 億美元增至 43 億美元 ，年平均復合增長率約為31%。對此，封測企業（OSAT）、晶圓代工廠和垂直整合制造廠（integrated design andmanufacture，IDM）紛紛強勢加入該賽道，布局相關發明專利，搶占市場。

本文主要介紹國內、外現有的高性能封裝技術，闡述其結構特點，分析我國在該領域的現狀，為國內封測企業在高性能封裝技術的研發和產業化上提供必要的信息支持。

1 主要的高性能封裝技術

目前，高性能封裝技術主要包括：超高密度扇出封裝（ultra-high densityfan-out，UHD FO）、2.5D interposer、3D stacked memories 、embedded Si bridge和 hybrid bonding，其關鍵技術基本掌握在世界頭部封測企業（OSAT）、先進的晶圓代工廠和 IMD 手中，如長電科技、日月光 、安靠、臺積電（TSMC）、三星（Samsung）和英特爾（Intel）等，如圖1所示。

在高性能封裝技術中，芯片間的異構或異質封裝集成扮演著重要作用，涉及TSV技術、高密度重布線（RDL）、micro bump 和 bump less 混合鍵合等先進工藝，這些工藝對設備 、無塵室等級均有較高的要求，而且前期資本投入很高。晶圓代工廠和 IDM 利用自身先進的制造能力、強大的人才和經濟實力，在高性能封裝技術領域占據著絕對優勢地位。

1.1OSAT的高性能封裝技術

在高性能封裝方面，OSAT廠的代表封裝技術為Fan out和 2.5D 封裝。其中，Fan out的典型技術為嵌入式晶圓級球柵陣列（embedded wafer level BGAe，WLB），由英飛凌在 2014 年提出 ，通過專利授權 ，在日月光（ASE）、星科金朋（STATS ChipPAC，被長電科技收購）、Nanium（被 Amkor 收購）等公司實現規?；慨a。

eWLB 結構如圖 2 所示，采用模塑料將 1 顆或多顆芯片進行封裝。OSAT 基于 eWLB 技術，積極開發高密度基底上扇出型芯片（fanout chip on substrate，FOCoS）封裝 ，其結構根據上芯的順序 ，又可分為先芯片的基底上扇出型芯片（FOCoS chip last，FOCoS-CL）和 后 芯 片 的 基 底 上 扇 出 型 芯 片（FOCoS chip first，FOCoS-CF）。

在結構上,eWLB 通過不斷縮減RDL線寬（Line，L）/間距（Space，S），由L/S 5 μm /5 μm遞減至 OSAT普遍使用的 L/S 2 μm /2 μm；同時，RDL的層數將繼續增加，最后由 bump pitch 小于 55 μm 的micro bump實現HBM和ASIC芯片間的高密度互連，打破內存對處理能力的限制（即“存儲墻”）。

為進一步提升Fan out封裝的I/O的互連密度，基于 FOCoS 的 堆 棧 Si 橋 接 的 基 底 上 扇 出 型 芯 片（stacked Si bridge FOCos，sFOCoS）被開發出來，該結構利用前道晶圓代工能力，制作線路 L/S 為 0.8 μm /0.8 μm的Si bridge，再將其埋入molding材料中，實現更高密度的互連；同時，可以降低Si interposer開發導致的高昂費用。

在2.5D封裝方面，Si 轉接板為其重要組成之一，能夠實現異質芯片互連，滿足高計算能力和高帶寬的要求，如圖3所示。

在 Si轉接板上，可制作尺寸小于 1 μm 的線寬和過孔，在滿足超高I/O密度方面具有明顯的優勢。但是，上述工藝均需采用晶圓代工廠的設備和工藝，技術成本高，因此，在OSAT廠未得到廣泛使用。

1.2晶圓代工廠和IDM的高性能封裝技術

晶圓代工廠和 IDM 憑借技術、人才和資源等優勢，積極地布局高性能封裝，其中，最具實力的代表企業包括TSMC、Samsung和Intel。

1.2.1 TSMC的高性能封裝技術

2016 年，TSMC 成 功 研 發 集 成 扇 出 封 裝（integrated fan-out，InFO）技術，如圖 4所示，并首次應用在當年蘋果的旗艦機型 iPhone 7與 iPhone 7Plus中的 A10 處理器 ，成為 TSMC 獨占蘋果 A 系列處理器訂單的關鍵，開啟了整個半導體業界研發 2D 及3D FO 堆疊技術的熱潮，并衍生出一系列相關產品，如InFO-oS，InFO-MS，InFO-AiP等。

InFO 與 eWLB 有類似的 Fan out 技術，無需印刷線路板，將已知合格芯片（known gooddie，KGD）進行晶圓重組，實現同質、異質芯片間直接互聯，大大縮短互連長度；另外，TSMC 擁有 4層細線寬/線間距（2 μm/2 μm）的重布線和 36 μm 的芯片間 I/O pitch的加工能力，能夠封裝更多I/O的芯片，滿足移動通信領域對于半導體器件的超小體積和更多功能的要求。

為進一步提高封裝體的集成度，TSMC開發了配套晶圓基底（chip on wafer on substrate，CoWoS）封裝技術，其結構如圖5所示。根據Si interposer的使用情況 ，CoWoS 分為 CoWoS@-R 和 CoWoS@-S ，前者使用OSAT的光刻技術，可實現5層細線寬/線間距（2 μm /2 μm）的制作；后者直接使用晶圓代工廠的光刻和大馬士革工藝，在 Si interposer 上制作亞微米級L/S 的 金 屬 層 ，高 效 地 實 現 高 性 能 計 算（high performance compute，HPC）和 HBM 連接 ，并在蘋果和高通產品上得到了重要的應用。

在 3D IC 方面 ，TSMC 在 2019 年提出系統整合單晶片（system on integrated chip，SoIC）技術，如圖 6所示，其基于 TSV、micro bump 和混合鍵合等技術，可實現 I/O 密度大于 10 000/mm 2 的封裝。SoIC將處理器、內存和傳感器等幾種不同類型的芯片堆疊在一起，使封裝模組體積更小 、功能更強大，同時實現了低延時 ，低能耗的目的，可以說是真正意義上的 3D 堆棧技術 ，預計會在 2022 年實現規?；慨a。

目前，TSMC 在晶圓級 3D IC 技術中已經擁有強大的 3D 封裝技術組合 ，如 CoWoS，InFO-R，COW 和WoW 等。從 2020 開始，TSMC 采用新的“3D Fabric”框架推廣這些技術，這是其 3D封裝技術的新品牌計劃，該技術是將小芯片、高帶寬內存和專用IP捆綁在一起，構成異構封裝。

1.2.2 Samsung的高性能封裝技術

相較于 TSMC 的 12 寸晶圓級 InFO 封裝技術 ，Samsung 主要在面板級扇出型封裝（fan-out panel-level packaging，FO-PLP）上發力，進一步縮減封裝成本，且在其高端產品Galaxy Watch的應用處理器上應用。目前，Samsung使用510 mm × 415 mm尺寸的面板制造FOPLP，且已經開發出高達800 mm × 600 mm規格的面板。

在 FO-PLP 的開發上 ，隨著面板面積的增大 ，產品翹曲變得嚴重，對光刻工藝帶來較大的挑戰，直接影響高密度 L/S 為 2 μm /2 μm 的 RDL 的開發。除上述問題外，隨著 L/S 的減小 ，Ti 殘留和 Ti undercut 等工藝問題，也有待解決。

在 2.5D 封裝方面 ，Samsung 除采用 Si interposer外 ，通 過 在 基 板 表 面 插 入 高 密 度 RDL 和 有 機interposer，開發出相對廉價的2.1D和2.3D封裝，應用在部分低端產品上，如圖 7 所示。此舉避免了開發Si interposer 的高昂費用，同時，可直接在 OSAT 廠的光刻設備上實現。

Samsung 在 3D IC 上與 TSMC 走相同的道路 ，通過 TSV 孔將相同的內存芯片垂直互連，如圖 8 所示。三星的這項技術被認為是大規模生產高性能芯片所面臨的最具挑戰性的封裝技術之一，其需要極高的精度才能確保上萬個TSV孔的三維垂直互連。

1.2.3 Intel的高性能封裝技術

與 OSAT、晶圓代工不同 ，Intel 作為 IDM 模式的代表，在先進封裝領域，擁有獨有的技術專利。

2014 年，英特爾提出嵌入式多芯片互連橋接（embeddedmulti-die interconnect bridge，EMIB）封裝技術 ，是 2.5D interposer 封裝技術的低成本替代方案，如圖 9所示。EMIB 技術與典型的 2.5D 封裝采用硅中介層不同，通過在基板中嵌入一小塊硅芯片，實現兩個芯片的高密度互連，起到“橋梁”的作用。其對芯片尺寸大小沒有限制，從而在理論上保證了異質芯片的集成。由于沒有 TSV，EMIB技術也屬于基板類封裝，因此，被劃分為基于二維平面延伸的先進封裝技術。

2018 年 12 月，英特爾首次展示了邏輯計算芯片高密度3D堆疊封裝技術Foveros，其被稱作三維面對面異構集成芯片堆疊技術，如圖 10 所示。Foveros采用 3D 芯片堆疊的系統級封裝（SiP），來實現邏輯對邏 輯（logic-on-logic）的 芯 片 異 質 集 成 。 首 款Foveros 3D 堆疊設計的主板芯片 LakeField，它集成了 10 nm Ice Lake 處理器以及 22 nm 核心，具備完整的PC功能，同時，其體積只有幾枚美分硬幣大小。

2高性能封裝的技術特點與國內現狀

隨著集成電路應用多元化，智能手機、物聯網、汽車電子、高性能計算、5G、人工智能等新興領域，對先進封裝提出更高要求，封裝技術發生著日新月異的變化，推動產業向著系統集成、高速、高頻、三維、超細節距互連方向發展，Fan out、2.5D 和 3D 封裝等先進技術受到更多的青睞。如表1所示，對比了這3種封裝方式的特點。

近年來，國內領先企業在先進封裝領域取得較大突破，先進封裝的產業化能力基本形成 ，但在 2.5D/3D IC等高性能封裝方面，中國大陸封裝企業與國際先進水平仍有一定差距。海外并購讓中國大陸封測企業快速獲得了技術、市場，彌補了一些結構性的缺陷，極大地推動了其向上發展。但是，近期海外審核趨嚴，使國際投資并購受到阻礙、可選并購標的減少，中國未來通過并購取得先進封裝技術與市占率的可能性減小，自主研發和國內整合將成為主流。

在自主研發方面 ，由于高性能封裝采用高密度RDL、micro bump 和混合鍵合等先進工藝制程，涉及晶圓代工所用技術類型與設備等資源，封測企業在技術、資金受限情況下，可能選擇與晶圓代工廠進行技術合作，或是以技術授權等方式，再搭配自身龐大的產能基礎進行接單量產，共同擴大市場。目前，國內晶圓代工廠和封測企業進行合作的方向主要是晶圓級封裝及低密度集成，在高密度集成方面的研發，仍有較長的路要走。

在國內三強封測企業中，長電通過收購星科金朋，獲得 eWLB 的專利使用權，成為全球最大的晶圓級扇出型封裝（FO-WLP）供應商之一,以此為基礎，逐步進入 UHD FO 的領域。華天科技開發出 Si 基Fan out 封裝技術，以此為基礎，拓展其在 3D 封裝方面的應用，但處理芯片和 HBM 需要較大的 Si基面積，由此造成的工藝問題尚待解決。

同時，在Si基上如何制作高密度 RDL 和微凸點 ，也需要進一步開發。通富微電子股份有限公司也較早地開始了 Fan out、2.5D 和 3D 封裝等高端技術方面的研發，并積極和華為、AMD 等優質客戶進行合作，開展 UHD FO、超薄存儲芯片 2.5D TSV interposer 及 3D 堆疊集成封裝技術研究，并建立生產線實現規?；慨a。

在國家“十三五”和即將到來的“十四五”規劃，以及 02 專項的大力支持下，國內封測企業積極地填補中國大陸在高性能封裝的技術空白，提升關鍵工藝設備及關鍵工藝材料國產化的比重，打破半導體存儲器市場在先進封裝技術方面的壟斷。

3結論與展望

摩爾定律的趨緩使得高性能封裝技術成為當下半導體技術發展的新方向主之一。國際頭部 OSAT廠、晶圓代工廠和 IDM 熱衷于在 Fan out、2.5D 和 3D封裝技術上布局相關專利，開發新產品和實現規?；a，不斷夯實其在該領域的競爭優勢。在高性能封裝上，需要使用的高密度RDL、micro bump、TSV和混合鍵合等工藝技術，將處理芯片和 HBM 進行異構或異質集成，滿足對高密度 I/O 的封測要求，最大限度地提升了芯片的性能。

審核編輯：劉清