RMK-3-33+3X SMT乘法器，輸出頻率2100-3000 MHz
Mini Circuits的RMK-3-33+倍頻器可將輸入頻率從700轉換為1000MHz轉換成2100至3000MHz的輸出頻率，收發器鏈、衛星上下轉換器等。它提供+12至+17 dBm的低輸入功率范圍轉換損耗和良好的諧波抑制。倍增器安裝在微型表面安裝組件（0.25 x0.31 x 0.16“），非常適合密集電路板布局。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
乘法器
+關注
關注
8文章
192瀏覽量
36587
原文標題：RMK-3-33+3X SMT乘法器，輸出頻率2100-3000 MHz
文章出處：【微信號：兆億微波，微信公眾號：兆億微波】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
如何設計一個16比特的減法器呢？
減法電路是基本集成運放電路的一種，算術運算電路主要包括數字**加法器電路、數字減法器電路、數字乘法器電路和數字除法器電路。
乘法器AD734上電后發熱嚴重，數據漂移的原因？怎么解決？
乘法器AD734上電后發熱比較嚴重，輸入與地短接的情況下，輸出數據不穩定，用數據卡采集可以看到明顯的漂移，[size=13.3333px]采用的是芯片手冊上的最基本的乘法電路，這種現象的原因是什么，是PCB設計的問題嗎。
發表于 12-15 06:44
pipeline ADC的實現原理及基本結構（1）
假設單級的分辨率為n，它由S/H電路、n位的子ADC、n位的子DAC、減法器以及乘法器構成，一般也將n位的子DAC、減法器以及乘法器統稱為MDAC（multiplying DAC）。
用AD835的Datasheet上的電路做了一個乘法器電路，出現兩個直流偏置的原因？
我用AD835的Datasheet上的電路做了一個乘法器電路，但是測試的時候發現，當輸入信號大于峰值大于600mV左右的時候，1和8兩個引腳端就會突然出現兩個直流偏置，約-1.5V，請問有人用該芯片出現過這種問題嗎？求指教。。。。
發表于 11-27 06:43
求助，關于二象限乘法器AD539的一些疑問
零電平以上？這樣做是否會影響輸出結果？這樣是不是這種芯片的常規用法？
3.二象限乘法器能否作為兩路交流信號混頻使用？具體怎么用？
PS：我混頻的兩路信號均為正弦信號，頻率為（2
發表于 11-22 07:48
用AD835乘法器做的一個電路，當X和Y的頻率相同時，輸出的波形問題求解
請教大神，我用AD835乘法器做的一個電路，當X和Y的頻率相同時，相乘時輸出是正弦波，但是當頻率不相同時
發表于 11-22 06:54
LMX2592RHAT時鐘發生器產品概述
該器件可接受高達 1.4GHz 的輸入頻率，與分頻器及可編程低噪聲乘法器相結合，可靈活設置頻率。附加的可編程低噪聲乘法器可幫助用戶減輕整數邊界雜散的影響。
集成電路中低功耗乘法器的實現與設計方案
限度的低功耗效果。本文緊跟市場發展動向，從以上應用角度出發，著力研究集成電路設計中小數乘法器的前端低功耗算法以及實現技術，并且改進了現有低功耗設計技術的一些不足之處。
發表于 09-19 07:42
RMK-3-332+表面安裝倍頻器的廣泛應用
RMK-3-332+的寬輸入功率范圍為+10至+15 dBm，寬帶（2100至3300 MHz輸出），轉換損耗低，其典型值為15 dB。并且具有出色的諧波抑制，典型值為40 dBc。
FPGA常用運算模塊-復數乘法器
本文是本系列的第五篇，本文主要介紹FPGA常用運算模塊-復數乘法器，xilinx提供了相關的IP以便于用戶進行開發使用。
FPGA常用運算模塊-加減法器和乘法器
本文是本系列的第二篇，本文主要介紹FPGA常用運算模塊-加減法器和乘法器，xilinx提供了相關的IP以便于用戶進行開發使用。
工商網監
評論