<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

不使用EUV突破1nm極限?美國推出全新光刻系統,分辨率0.768nm!

Hobby觀察 ? 來源:電子發燒友網 ? 作者:梁皓斌 ? 2022-09-27 08:19 ? 次閱讀
電子發燒友網報道(文/梁浩斌)最近,一家名為Zyvex Labs的美國公司宣布推出亞納米分辨率的光刻系統Zyvex Litho 1,據稱分辨率可以達到0.768nm,這大約是兩個硅原子的寬度。

并且這套光刻系統沒有采用目前主流的EUV技術,Zyvex Litho 1使用的是基于STM(掃描隧道顯微鏡)的EBL(電子束光刻)技術。更令人“沸騰”的是,這款產品還不只是存在于實驗階段,Zyvex Labs表示已經開始接受Zyvex Litho 1系統的訂單,交付周期約為6個月。要知道目前ASML的ArF光刻機交付周期都已經來到24個月,EUV光刻機也要18個月左右。

技術更先進,還能更快交付?于是一時間流言四起,有說“EUV光刻機已落后”的,也有說“我們差距又拉開了”。所以這家名不見經傳的公司做的產品到底怎樣?真的繞開了EUV光刻機創造出新的賽道?

如何實現0.768nm分辨率?

從官網上了解到,Zyvex Labs創立于1997年,旨在開發原子級精密制造(APM)技術并將其商業化,以制造具有原子級精度的產品,APM技術可以被利用制造多種產品,包括設計材料到超級計算機再到先進醫療設備等等。

公司創始人Jim Von Ehr最早在TI擔任設計自動化部門經理,團隊在11年時間內開發了三代用于集成電路布局的CAD工具。

值得一提的是,Zyvex Litho 1這款產品受到了美國國防部高級研究計劃局、陸軍研究辦公室、能源部高級制造辦公室以及德克薩斯大學達拉斯分校的Reza Moheimani教授支持。Reza Moheimani教授由于其“支持單原子尺度量子硅器件制造的控制開發”的研究成果,還在最近獲得國際自動化控制聯盟授予的工業成就獎。
pYYBAGMxp5CAa6wLAAanf8B9Wjo575.png?
Zyvex Litho 1系統 圖源:Zyvex Labs

前面提到,Zyvex Litho 1使用的是基于STM的電子束光刻技術。STM的工作原理是利用了“量子隧穿效應”,即電子在足夠靠近導體的情況下,即使電子與導體之間具有一層絕緣體(空氣),電子也會穿過絕緣體來到另一邊的導體上,就好像在絕緣體上打通了一條“隧道”,所以被稱為“量子隧穿”。

STM采用一根尖端只有一個原子大小的探針,在探針和被測樣品之間施加電壓,并不斷縮小探針和樣品之間的距離,當距離足夠小時,電路中就會產生極小的電流。而電流大小與探針和樣品的距離有關,于是我們可以通過電流大小,來反推出探針和樣品的距離,從而“摸索”出樣品的表面起伏,最終得出樣品的顯微圖像。

顯然,STM的作用是用于觀察微觀世界,但利用STM,其實還可以完成操縱原子的工作。

傳統的電子束光刻需要用到大型的電子光學系統和高達200Kev的能量來實現小的光斑尺寸。同時獲得小的點尺寸所需的高能電子,被分散在傳統電子束光刻所使用的聚合物抗蝕劑中,并且分散了沉積的能量,產生了更大的結構。

Zyvex Labs基于STM的電子束光刻技術,采用了一種名為氫去鈍化光刻(HDL)的方式。根據Reza Moheimani教授團隊在去年發表的研究報告中的描述,HDL簡單來說就是先在平整的硅襯底表面附著一層氫原子,以防止其他原子或分子被吸收到表面,同時是作為非常薄的抗蝕劑層;然后將探針置于氫原子之上,在探針樣本偏置電壓上添加高頻信號,并提高高頻信號的振幅,直到氫原子脫離表面,露出下面的硅;在預定數量的氫原子被有選擇地從表面移除后,將磷化氫氣體引入環境中,經過一個特定的過程后,磷原子被吸附到表面上,每個磷原子都起量子位元的作用。

Zyvex Labs表示,使用HDL能夠曝光比電子束光刻閾值半徑10%小10倍以上的單個原子。并且HDL甚至不需要使用光學器件,而是簡單地將鎢金屬尖端放置在氫鈍化硅樣品上方大約1 nm處。
poYBAGMxp5yANcugAAxqAFUtHm4677.png?
圖源:Zyvex Labs

但正如上圖所示,電子不太可能只沿著暴露單個氫原子所需的實心箭頭路徑運動,因此有人認為沒有光學器件聚焦,曝光區域很難縮小。電子實際上不是從尖端發射的(在成像和原子精密光刻模式中),而是從樣品隧穿到尖端(在成像模式中)或從尖端隧穿到樣品(在光刻模式中)。

通過計算量子隧道效應導致的歸一化電流分布和歸一化曝光效率,每個電子解吸的氫原子與距離峰值的徑向距離的函數關系,最終令Zyvex Litho 1用HDL曝光圖案的常用模式,到不需要曝光的橫向距離約為0.47nm,導致錯誤率為10-6。

poYBAGMxp6qAM71GABGp2IPklfk701.png?

當然,作為一整套系統,Zyvex Litho 1包括用于 STM 光刻的 UHV 系統 、前體氣體計量和 Si MBE 、數字矢量光刻、自動化和腳本。Zyvex labs表示,沒有亞納米分辨率和精度,7.7納米(10像素)正方形的曝光是不可能的。

用于制造量子處理器,但難以大規模量產

顯然,Zyvex Litho 1與目前大規模的芯片制造方式在原理上都完全不同。目前的大規模芯片制造方式都需要利用到光掩膜版,將芯片功能圖形精確定位投射到晶圓上,以便用于光致抗蝕劑涂層選擇性曝光。

而利用電子束光刻技術,其實在此前已經有多個實驗室成功達成1nm左右的分辨率,2017年美國能源部下屬的布魯克海文國家實驗室就宣布成功利用電子束光刻工藝制造出2nm的分辨率;勞倫斯伯克利國家實驗室也在2016年宣布采用碳納米管和二硫化鉬等材料實現1nm工藝。

但這種技術光刻時間長、良率低、難以投入大規模應用。同樣,Zyvex Litho 1基于STM的電子束光刻技術也存在這些問題,比如其500nm距離的位移需要200秒時間。那么它適合什么領域?

Zyvex Labs表示,量子化能級和量子隧道傳輸對單個原子層甚至單個原子的尺寸極其敏感,而他們技術比市面上最好的電子束光刻要精確一個數量級,因此Zyvex Litho 1在量子技術中將會發揮最大的作用。

小結:

雖然實驗室中實現1nm分辨率的光刻并不是第一次實現,但對于Zyvex Litho 1而言,將精確到原子量級的光刻設備商業化也足以成為里程碑級別的存在。俗話說“工欲善其事,必先利其器”,擁有了精度更高的工具,未來在半導體領域或許能夠催生出更多創新。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 光刻
    +關注

    關注

    7

    文章

    297

    瀏覽量

    29930
  • EUV
    EUV
    +關注

    關注

    8

    文章

    594

    瀏覽量

    85658
收藏 人收藏

    評論

    相關推薦

    臺積電1nm進展曝光!預計投資超萬億新臺幣,真有必要嗎?

    電子發燒友網(文/吳子鵬)根據臺灣媒體的最新消息,臺積電1nm制程將落腳嘉義科學園區,臺積電已向相關管理局提出100公頃用地需求,其中40公頃將先設立先進封裝廠,后續的60公頃將作為1nm建廠用地
    的頭像 發表于 01-23 00:14 ?4203次閱讀
    臺積電<b class='flag-5'>1nm</b>進展曝光!預計投資超萬億新臺幣,真有必要嗎?

    ASML考慮推出通用EUV光刻平臺

    范登布林克指出,更高的數值孔徑能提高光刻分辨率。他進一步解釋說,Hyper NA 光刻機將簡化先進制程生產流程,避免因使用 High NA 光刻機進行雙重圖案化導致的額外步驟及風險。
    的頭像 發表于 05-23 09:51 ?139次閱讀

    消息稱臺積電1nm制程廠選址確定

    據消息人士透露,臺積電已經決定將其1nm制程廠選址在嘉義科學園區。為了滿足這一先進制程技術的需求,臺積電已向相關管理局提出了100公頃的用地需求。
    的頭像 發表于 01-23 15:15 ?1046次閱讀

    影響分辨率的相關因素

    因為光圈數:F=f/D,則:R= 1/1.22 λF ; 選取人眼最敏感的黃綠光λ=555nm;得:R=1477/F ; 由公式知鏡頭分辨率和鏡頭的 光圈數F相關;
    的頭像 發表于 01-06 10:16 ?767次閱讀
    影響<b class='flag-5'>分辨率</b>的相關因素

    今日看點丨華為強烈反對,東方材料宣布終止收購鼎橋;傳ASML將推出2nm制造設備 英特爾已采購6臺

    其中6臺。新一代的高數值孔徑 (High-NA) EUV光刻機可以將聚光能力從0.33提高至0.55,能夠獲得更精細的曝光圖案,用于2nm制程節點。未來幾年,ASML希望將這種最新設備的產能提高至每年
    發表于 12-20 11:23 ?801次閱讀

    詳述ADC精度和分辨率的差異

    降低ADC的分辨率。 此外,如果DC電壓被施加到理想ADC的輸入上并且執行多個轉換的話,數字輸出應該始終為同樣的代碼(由圖1中的黑點表示)?,F實中,根據總體系統噪聲(也就是包括電壓基準和驅動器電路
    發表于 12-20 06:55

    ADC分辨率和精度的區別是什么

    的那種),它的量程是10厘米,上面有100個刻度,最小能讀出1毫米的有效值。那么我們就說這把尺子的分辨率1毫米,或者量程的1%;而它的實際精度就不得而知了(算是0.1毫米吧)。當我們
    發表于 12-19 06:41

    峰峰值分辨率與有效分辨率的區別

    分辨率 是指無閃爍位數,計算方法與有效分辨率不同。本文將說明峰峰值分辨率與有效分辨率的區別。 先來說說噪聲 圖1顯示模擬輸入接地時從
    發表于 12-15 07:56

    峰值噪聲與有效噪聲的區別?峰值分辨率與有效分辨率的區別?

    峰值噪聲與有效噪聲的區別,峰值分辨率與有效分辨率的區別?無失碼分辨率又是指的什么?
    發表于 11-27 11:42

    淺析光刻照明系統中復眼透鏡的設計及公差原理

    在超大規模集成電路中,為了實現NA=1.35,波長193nm分辨率達到 45nm的目標,需要對影響光刻照明均勻性的誤差源進行詳細分析最終確定公差范圍。
    的頭像 發表于 11-27 10:35 ?660次閱讀
    淺析<b class='flag-5'>光刻</b>照明<b class='flag-5'>系統</b>中復眼透鏡的設計及公差原理

    三星D1a nm LPDDR5X器件的EUV光刻工藝

    三星D1a nm LPDDR5X器件的EUV光刻工藝
    的頭像 發表于 11-23 18:13 ?746次閱讀
    三星D1a <b class='flag-5'>nm</b> LPDDR5X器件的<b class='flag-5'>EUV</b><b class='flag-5'>光刻</b>工藝

    請問AD5522的分辨率如何提高?

    什么方法呢?添加外部offset嗎? 如果我的輸出電壓精度要求在±1mV,我的設計分辨率該保持在多少左右比較合理?
    發表于 11-15 08:20

    怎么調整andriod輸出分辨率,適配分辨率大的屏?

    求教,怎么調整andriod輸出分辨率,適配分辨率大的屏
    發表于 11-06 07:13

    晶圓代工廠如何突破物理極限提升光刻技術?

    EUV微影技術的落實延續了摩爾定律的壽命,這里的EUV指的其實是一種紫外光源,跟過去光刻技術所采用的光源比起來,EUV的波長更短,因此有助于大幅提高
    發表于 06-27 10:11 ?357次閱讀
    晶圓代工廠如何<b class='flag-5'>突破</b>物理<b class='flag-5'>極限</b>提升<b class='flag-5'>光刻</b>技術?
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>