<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

PS LPDDR4 DRAM 器件需啟用 WDQS 控制信號

李娟 ? 來源:zhhx1985 ? 作者:zhhx1985 ? 2022-08-02 15:54 ? 次閱讀

“部分舊產品可能未提供下述 WDQS 控制信號”。但是,為了防止出現寫操作前同步信號相關故障,強烈建議為對應LPDDR4-SDRAM 的兩項 WDQS 控制信號中的任一控制信號提供支持。

對于可能未提供 WDQS 控制模式的舊 SoC,需向 DRAM 供應商咨詢,以保證寫操作/屏蔽寫操作正常執行?!?/p>

隨著 DRAM 供應商對此功能的需求日益增大,所有 LPDDR4 設計都應啟用此功能。

解決方案
Zynq UltraScale+ PS LPDDR4 內存控制器默認不提供 JEDEC 規范所建議的 WDQS 控制信號。賽靈思建議更新所有 PS LPDDR4 設計。

發布此設計咨詢時,尚未觀測到任何功能性故障,但客戶應向 DRAM 供應商咨詢,在選擇不升級其設計的情況下如何保證寫操作/屏蔽寫操作正常運行。

解決方法:

在 Vivado IP integrator 中的“處理器系統 (Processing System)”塊上,設置 PSU_DDRC_VENDOR_PART=HYNIX。

可通過如下 Vivado Tcl 命令來完成此操作:

set_property CONFIG.PSU__DDRC__VENDOR_PART HYNIX [get_bd_cells /zynq_ultra_ps_e_0]

請參閱隨附的 2019.1 版本補丁,其中包括針對 (Xilinx Answer 76182) 的修復程序。

以上 Hynix 選項也必須與補丁一起設置。

安裝/使用:

根據該補丁的內容,我們建議使用方法 1 來應用該補丁。

方法 1:

1. 導航至 $XILINX_VIVADO/patches 目錄 (Linux) 或 C:\Xilinx\Vivado\\patches (Windows) (如果此目錄不存在,請創建此目錄)。
2. 將 .zip 歸檔的內容壓縮到名稱以 AR72499 開頭的目錄中。
注:大多數壓縮工具支持您自動創建與 zip 文件同名的目錄
3. 從原始安裝位置運行 Vivado 軟件工具。

方法 2:

創建一個包含補丁文件的單獨目錄

1. 將 .zip 歸檔的內容解壓到所期望的補丁目錄位置。
2. 將隨點變化的 MYVIVADO XILINX_PATH 環境設置為該補丁目錄下的 Vivado 目錄
i.e. set XILINX_PATH=C:\XILINX_PATH\vivado-patch-AR72499\vivado\
3. 從原始安裝位置運行 Vivado 軟件工具。

方法3:覆蓋現有 Xilinx 安裝區域中的文件

1. 應先將相應目錄中的原始文件移至其它目錄或重命名,然后再將歸檔文件復制到這些位置。
2. 將“.zip”存檔文件的關鍵文件內容提取到您正在打補丁的軟件工具目錄下。
3. 從原始安裝位置運行軟件工具。

受影響的配置:

所有 PS LPDDR4

分辨率

Vivado 2019.2 及更高版本在使用 LPDDR4 時將始終啟用 WDQS 設置,無論是否使用該參數都是如此。

審核編輯:彭靜
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 軟件
    +關注

    關注

    68

    文章

    4405

    瀏覽量

    86094
  • 程序
    +關注

    關注

    114

    文章

    3640

    瀏覽量

    79726
  • Vivado
    +關注

    關注

    18

    文章

    791

    瀏覽量

    65378
收藏 人收藏

    評論

    相關推薦

    10.7Gbps,LPDDR5X還能繼續卷性能

    電子發燒友報道(文/周凱揚)隨著DRAM標準的持續推進以及AI對內存帶寬要求更高,這幾年來新發布的DRAM產品都在強調其在AI應用上的優勢,尤其是在端側AI應用上。三星于最近發布了首個
    的頭像 發表于 04-28 09:01 ?2418次閱讀
    10.7Gbps,<b class='flag-5'>LPDDR</b>5X還能繼續卷性能

    三星LPDDR5X DRAM內存創10.7Gbps速率新高

    值得注意的是,此前市場上其他品牌的LPDDR5X DRAM內存最高速度僅為9.6Gbps。三星表示,新款10.7Gbps LPDDR5X內存采用12納米級制程工藝,相較前代產品性能提升超過25%,容量增加30%。
    的頭像 發表于 04-17 16:29 ?313次閱讀

    三星推出專為人工智能應用優化的10.7Gbps LPDDR5X DRAM

    近日,三星宣布已開發出其首款支持高達10.7吉比特每秒(Gbps)的LPDDR5X DRAM。
    的頭像 發表于 04-17 14:58 ?456次閱讀

    TPS65296-完整 LPDDR4/LPDDR4X存儲器電源解決方案數據表

    電子發燒友網站提供《TPS65296-完整 LPDDR4/LPDDR4X存儲器電源解決方案數據表.pdf》資料免費下載
    發表于 03-05 17:14 ?0次下載
    TPS65296-完整 <b class='flag-5'>LPDDR4</b>/<b class='flag-5'>LPDDR</b>4X存儲器電源解決方案數據表

    中國長鑫存儲自主研發 LPDDR5 完成

    長鑫存儲最近在其官網上宣布,已研發出中國首款 LPDDR5 DRAM記憶體芯片,并即將推出包括12GB LPDDR5、POP封裝的12GB LPDDR5及DSC封裝的6GB
    的頭像 發表于 12-03 11:30 ?430次閱讀
    中國長鑫存儲自主研發 <b class='flag-5'>LPDDR</b>5 完成

    長鑫存儲LPDDR5正式進軍移動終端市場

    資料顯示,LPDDR是低功耗的DRAM存儲器,由DDR內存演化而來。LPDDR的架構和接口針對低功耗應用進行了專門優化,提供更窄的通道寬度、尺寸更小、工作電壓更低和支持多種低功耗運行狀態。
    發表于 12-01 10:44 ?279次閱讀

    三星將于明年量產LPDDR5T DRAM芯片

    三星將從明年開始批量生產LPDDR5T DRAM芯片。三星電子副總裁Ha-Ryong Yoon最近在投資者論壇上介紹了公司狀況和今后計劃等。當投資者詢問三星今后將開發的技術時,管理人員公開了有關LPDDR5T
    的頭像 發表于 12-01 09:45 ?408次閱讀

    長鑫存儲首款國產LPDDR5,推動產業跨入LPDDR5領域

     相比上一代LPDDR4,長鑫的LPDDR5單顆芯片容量和速率都提升了50%,達到12Gb和6400Mbps,并且功耗降低了30%。從產品應用和市場角度來看,LPDDR5芯片能夠為移動電子設備帶來更快的速度和更低的功耗。
    的頭像 發表于 11-29 17:34 ?918次閱讀

    三星D1a nm LPDDR5X器件的EUV光刻工藝

    三星D1a nm LPDDR5X器件的EUV光刻工藝
    的頭像 發表于 11-23 18:13 ?718次閱讀
    三星D1a nm <b class='flag-5'>LPDDR</b>5X<b class='flag-5'>器件</b>的EUV光刻工藝

    SK海力士全球最高速LPDDR5T移動DRAM與高通完成性能驗證

    日宣布, 公司開始推進"LPDDR5T(Low Power Double Data Rate 5 Turbo) DRAM"的商用化*,其目前移動DRAM中可實現9.6Gbps(每秒9.6千兆)最高
    的頭像 發表于 10-25 18:17 ?821次閱讀
    SK海力士全球最高速<b class='flag-5'>LPDDR</b>5T移動<b class='flag-5'>DRAM</b>與高通完成性能驗證

    DDR4、LPDDR4LPDDR4x的區別

    已保留有6位SDR空間。最后,它占用的片上空間更少,單個封裝最多可以包含12GB的DRAM。不利的一面是,LPDDR4X不能與LPDDR4向后兼容。即使設備與更快的LPDDR4內存兼容
    的頭像 發表于 09-19 11:09 ?1.3w次閱讀
    DDR4、<b class='flag-5'>LPDDR4</b>和<b class='flag-5'>LPDDR</b>4x的區別

    ARM CoreLink?DMC-500型動態內存控制器技術概述

    這是DMC-500的高級概述。 DMC-500是由ARM開發、測試和許可的ARM AMBA?SoC外圍設備。 它是一款高性能、面積優化的內存控制器,與AMBA 4 AXI協議兼容。 它支持以下存儲設備: ·低功耗雙倍數據速率3(LPDD
    發表于 09-04 07:05

    LPDDR4是什么意思?LPDDR4X內存是什么意思?

    LPDDR4是什么意思?LPDDR4X內存是什么意思? LPDDR4LPDDR4X內存是目前市面上最為先進和流行的手機和移動設備內存。 該內存是針對移動設備而設計的,因為移動設備要求
    的頭像 發表于 08-21 17:16 ?7371次閱讀

    Versal ACAP DDRMC-DDR4、LPDDR4LPDDR4X外部參考時鐘設計指南

    本文旨在呈現使用 DDR4、LPDDR4LPDDR4X 存儲器控制器的 Versal ACAP 器件的外部參考時鐘電路要求
    的頭像 發表于 07-10 16:02 ?952次閱讀
    Versal ACAP DDRMC-DDR4、<b class='flag-5'>LPDDR4</b>和<b class='flag-5'>LPDDR</b>4X外部參考時鐘設計指南

    芯科普 | 一文讀懂存儲主流配置LPDDR

    。 LPDDR也分為MDDR、LPDDR2、LPDDR3、LPDDR4、LPDDR4X、LPDDR
    的頭像 發表于 06-22 08:40 ?2389次閱讀
    芯科普 | 一文讀懂存儲主流配置<b class='flag-5'>LPDDR</b>
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>