Verilog系統函數和邊沿檢測

“本文主要分享了在Verilog設計過程中一些經驗與知識點，主要包括Verilog仿真時常用的系統任務、雙向端口的使用（inout)、邊沿檢測”

01

—

仿真時常用的系統任務($display,$fopen,$fscanf,$fwrite($fdisplay)，$fclose,$random,$stop）

在RTL設計過程中，仿真的時候需要用一些系統函數，這邊筆整理了部分Verilog設計中常用的系統函數：$display，$fopen，$fscanf，$fwrite（$fdisplay），$fclose，$random，$stop。

• $display

這個函數系統任務的作用是用來在控制臺輸出信息。

• $display("!!! Start Simulation !!!");直接顯示字符串

• $display("data_display = %h hex %d decimal",100, 100); //顯示data_display 的16進制 ，10進制

• $display("data_display = %o otal %b binary",100, 100);//顯示data_display 的8進制 2進制

• $display("data_display = %d otal next line %bbinary", 100, 100);//主要展示換行操作

• $display("simulation time is %t",$time);//顯示系統仿真時間

具體代碼如下：

regflag;//******************************  系統顯示  $display  *******************************reg[31:0]data_display;  initial    begin      data_display  =  32'd100;      flag   =   0;          $display("!!! Start  Simulation !!!");      #10;        //顯示16進制  10進制        $display("data_display = %h hex %d decimal", 100, 100);      #10;        //顯示8進制   2進制        $display("data_display = %o otal %b binary", 100, 100);      #10;        //ASCII碼        $display("data_display has %c ascii character value",64);      #10;        //顯示10進制  換行 2進制        $display("data_display = %d otal next line 
 %b binary", 100, 100);      #10         //顯示系統仿真時間        $display("simulation time is %t",$time);      flag   =   1;      end

仿真結果如下圖所示：

在第五行展示了換行功能；為了驗證系統仿真時間，筆者這邊用flag參數拉高來測試時間，時間結果如下圖顯示，和顯示時間一致；

• $fopen

• $fscanf

//******************************   讀文件  $fscanf  *******************************  //宏定義，定義數據長度  `define  DATA_LENGTH 8  //定義RAM大小  reg  signed   [15:0]  Sig0  [`DATA_LENGTH-1:0];reg    [15:0]Sig1[`DATA_LENGTH-1:0];  //定義句柄  integer   data_file0;integerdata_file1;integeri;  //讀取函數  initial    begin      #200;      //打開句柄      data_file0 = $fopen("file/rd_data0_fpga.txt","r");       data_file1 = $fopen("file/rd_data1_fpga.txt","r");       for(i = 0;i < `DATA_LENGTH; i = i + 1)         begin          $fscanf(data_file0,"%d",Sig0[i]); //讀取十進制          $fscanf(data_file1,"%h",Sig1[i]); //讀取十六進制        end      $fclose(data_file0); ////關閉這個句柄      $fclose(data_file1); ////關閉這個句柄    end

仿真結果如下圖所示：

• $fwrite（$fdisplay）

代碼如下所示：

//**************************   寫文件  $fwrite($fdisplay)  *************************  //******  $fwrite  寫下一個數不會自動轉行，所以要加
  //將讀取的Sig0,Sig1重新寫進兩個新的txt中  //定義句柄  integer   data_wr0;  integer   data_wr1;  integer  m;  //讀取函數  initial    begin#400;      //打開句柄      data_wr0 = $fopen("file/wr_data1_fpga.txt","w"); data_wr1=$fopen("file/wr_data2_fpga.txt","w");      for(m = 0;m < `DATA_LENGTH; m = m + 1)         begin          @(clk);          $fwrite(data_wr0,"%d
",Sig0[m]); //向txt寫十進制    寫下一個數不會自動轉行，所以要加
          $fwrite(data_wr1,"%h
",Sig1[m]); //向txt寫十六進制   寫下一個數不會自動轉行，所以要加
end      //關閉這個句柄      $fclose(data_wr0);      $fclose(data_wr1);    end

• $fdisplay

//******  $fdisplay  //將讀取的Sig0,Sig1重新寫進兩個新的txt中  //定義句柄  integer   data_wr2;  integer   data_wr3;  integer  j;  //讀取函數  initial    begin#600;      //打開句柄      data_wr2 = $fopen("file/wr_data3_fpga.txt","w"); data_wr3=$fopen("file/wr_data4_fpga.txt","w");      for(j = 0;j < `DATA_LENGTH; j = j + 1)         begin          @(clk);          $fdisplay(data_wr2,"%d",Sig0[j]); //向txt寫十進制    寫下一個數會自動轉行，所以不需要加
          $fdisplay(data_wr3,"%h",Sig1[j]); //向txt寫十六進制   寫下一個數會自動轉行，所以不需要加
end      //關閉這個句柄      $fclose(data_wr2);      $fclose(data_wr3);    end

• $fclose

  assign    io  = ( !t ) ? i : 1'bz ;  assign    o   =  io;

  IOBUF #(    .DRIVE         (  12         ), // Specify the output drive strength    .IBUF_LOW_PWR  (  "TRUE"     ), // Low Power - "TRUE", High Performance = "FALSE"    .IOSTANDARD    (  "DEFAULT"  ), // Specify the I/O standard    .SLEW          (  "SLOW"     ) // Specify the output slew rate  ) IOBUF_inst (.O(o1 ),//Bufferoutput.IO(io),//Bufferinoutport(connectdirectlytotop-levelport).I(i1),//Bufferinput    .T             (  t          ) // 3-state enable input, high=input, low=output  );

module edge_detection(  input        wire        clk,  input        wire        rst,  input        wire        sin_pulse,  output      wire        sout_r,  //上升沿檢測  output      wire        sout_f   //下降沿檢測    );//--------------------------------------------------------------------------------  reg              sin_reg0,sin_reg1;  //--------------------------------------------------------------------------------  always@(posedge  clk or posedge    rst)    begin      if(rst)        begin          sin_reg0 <= 0;          sin_reg1 <= 0;        end      else        begin          sin_reg0 <= sin_pulse;          sin_reg1 <= sin_reg0;        end    end//--------------------------------------------------------------------------------  assign  sout_r = sin_reg0 & (~sin_reg1); //上升沿檢測assignsout_f=(~sin_reg0)&sin_reg1;//下降沿檢測//--------------------------------------------------------------------------------